半导体结构和相关方法技术

一种用于提供具有掩埋的低K介电层的绝缘体上半导体(SOI)晶圆的方法和结构，包括在第一半导体衬底上形成器件层。在各个实施例中，器件层的至少部分与第一半导体衬底分离，其中分离在器件层的分离部分上形成切割表面。在一些实例中，在第二半导体衬底上形成图案化的低K介电层。此后，并且在一些实施例中，器件层的分离部分沿着切割表面接合至图案化的低K介电层。本发明专利技术实施例涉及半导体结构和相关方法。

【技术实现步骤摘要】
半导体结构和相关方法
本专利技术实施例涉及半导体结构和相关方法。
技术介绍
电子产业已经经历了对更小和更快的电子器件的不断增长的需求，更小和更快的电子器件能够同时支持日益复杂和精致的更多的功能。因此，半导体产业中的持续趋势是制造低成本、高性能和低功耗的集成电路(IC)。到目前为止，已经通过按比例缩小半导体IC尺寸(例如，最小部件尺寸)在很大程度上实现了这些目标，从而改进了生产效率并且降低了相关成本。然而，这种按比例缩小还产生了半导体制造工艺的增加的复杂程度。因此，实现半导体IC和器件的持续进步需要半导体制造工艺和技术中的类似的进步。作为实例，已经引入了绝缘体上硅(SOI)工艺技术和器件，其中使用分层的硅-绝缘体-硅衬底来替换传统的硅衬底。举例来说，这种分层的衬底可以包括其内形成有器件(例如，晶体管)的表面硅层，埋氧(BOX)层和下面的硅衬底，表面硅层设置在埋氧(BOX)层上和BOX层设置在下面的硅衬底上。作为分层衬底的结果，除了其他优势之外，基于SOI的器件具有有利地减小的寄生电容和RC延迟，和对器件闭锁效应的抗扰性和较好的辐射耐受性。因此，基于SOI的器件的至少一些有吸引力的应用包本文档来自技高网...

【技术保护点】
一种形成半导体结构的方法，包括：在第一半导体衬底上形成器件层；将所述器件层的至少部分与所述第一半导体衬底分离，其中，所述分离在所述器件层的分离部分上形成了切割表面；在第二半导体衬底上形成图案化的低K介电层；以及沿着所述切割表面，将所述器件层的所述分离部分接合至所述图案化的低K介电层。

【技术特征摘要】
2016.09.01 US 62/382,587;2017.06.13 US 15/621,5631.一种形成半导体结构的方法，包括：在第一半导体衬底上形成器件层；将所述器件层的至少部分与所述第一半导体衬底分离，其中，所述分离在所述器件层的分离部分上形成了切割表面；在第二半导体衬底上形成图案化的低K介电层；以及沿着所述切割表面，将所述器件层的所述分离部分接合至所述图案化的低K介电层。2.根据权利要求1所述的方法，其中，分离所述器件层还包括：通过离子注入工艺形成缺陷平面，所述缺陷平面平行于所述器件层的顶面；以及实施退火工艺，以沿着所述缺陷平面将所述器件层的所述至少部分与所述第一半导体衬底分离。3.根据权利要求2所述的方法，其中，对所述第一半导体衬底的背面实施所述离子注入工艺，并且其中，所述第一半导体衬底的背面与所述器件层的所述顶面相对。4.根据权利要求1所述的方法，其中，形成所述图案化的低K介电层包括形成包括气隙以及苯并环丁烯(BCB)和苯并环丁二烯中的至少一种的图案化的层。5.根据权利要求1所述的方法，其中，形成所述图案化的低K介电层包括：去除低K介电材料层的第一部分，而所述低K介电材料层的第二部分保留在所述第二半导体衬底的顶面上，并且其中，所述低K介电材料层...

【专利技术属性】
技术研发人员：蔡宇翔，曾仲铨，褚立新，刘家玮，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71