数据传输方法、存储控制器与清单管理电路技术

本发明专利技术提供一种数据传输方法、存储控制器与清单管理电路。所述方法包括从所述主机系统接收传输指令，其中所述传输指令包括起始逻辑区块地址、逻辑区块数目、第一实体区域页面指标与第二实体区域页面指标，其中所述传输指令用以指示于可复写式非易失性存储器模块的至少一目标逻辑区块与主机存储器的至少一目标存储器页面之间传输目标数据；若所述第二存储器页面地址为对应所述传输指令的第一实体区域页面指标清单的第一清单起始地址，缓存对应所述传输指令的至少一实体区域页面指标清单的多个条目；以及根据所缓存的所述条目传输对应的数据。本发明专利技术技术方案提高了数据传输的速度，并且增进存储装置与其所进行的数据传输操作的工作效率。

【技术实现步骤摘要】
数据传输方法、存储控制器与清单管理电路
本专利技术是有关于一种数据传输方法，且特别是有关于一种数据传输方法及使用所述方法的存储控制器与清单管理电路。
技术介绍
数码相机、手机与MP3在这几年来的成长十分迅速，使得消费者对存储介质的需求也急速增加。由于可复写式非易失性存储器(rewritablenon-volatilememory)具有数据非易失性、省电、体积小、无机械结构、读写速度快等特性，最适于此些电子产品。因此，近年闪存存储器产业成为电子产业中相当热门的一环。例如，广泛用于移动电子装置上的嵌入式多媒体卡(embededMultiMediaCard,eMMC)就是一种以闪存存储器作为存储媒体的存储装置。为了配合可复写式非易失性存储器的存储装置(如，固态硬盘)的较高的写入/读取速度，许多数据传输接口(例如，快捷外设互联标准接口，PCIe接口)也开始支持更高阶的数据传输协定，例如，快速非易失性存储器接口标准(Non-VolatileMemoryexpress，NVMe)，以发挥高速的可复写式非易失性存储器存储装置的工作效率。快速非易失性存储器接口标准定义了用于使用者数据传输的多个存取指令。此些存取指令具有许多指令参数。一般来说，当前的可复写式非易失性存储器存储装置的存储控制器会根据所接收存取指令的所述指令参数来循序地在主机系统的主机存储器与可复写式非易失性存储器之间存取数据。在存取数据时，会从主机存储器读取对应存取指令的清单，以获得主机存储器中对应被存取的数据的存储器地址。然而，从主机存储器所存储的对应存取指令的清单中找寻对应的存储器地址会导致系统延迟的发生，进而降低存取数据的效率。因此，要如何减少上述的系统延迟的发生，进而增进存取数据的效率，是此领域技术人员所致力的目标。
技术实现思路
本专利技术提供一种数据传输方法，以及使用此方法的存储控制器与清单管理电路，可减少读取清单所导致的系统延迟，以增进数据传输的效率。本专利技术的一实施例提供适用于可复写式非易失性存储器模块与主机系统的主机存储器之间的数据传输操作的一种数据传输方法，其中所述可复写式非易失性存储器模块被配置多个逻辑区块，并且所述主机存储器具有多个存储器页面。所述方法包括从所述主机系统接收传输指令，其中所述传输指令包括起始逻辑区块地址(SLBA)、逻辑区块数目(NLB)、第一实体区域页面指标(PRP1)与一第二实体区域页面指标(PRP2)，其中所述传输指令用以指示于所述可复写式非易失性存储器模块的至少一目标逻辑区块与所述主机存储器的至少一目标存储器页面之间传输目标数据，其中所述起始逻辑区块地址用以指示所述至少一目标逻辑区块中排序第一个的目标逻辑区块的地址，所述逻辑区块数目用以指示所述至少一目标逻辑区块中用以存储所述目标数据的逻辑区块的数目，所述第一实体区域页面指标用以指示所述主机存储器的第一存储器页面地址，并且所述第二实体区域页面指标用以指示所述主机存储器的第二存储器页面地址；若所述第二存储器页面地址为对应所述传输指令的至少一实体区域页面指标清单(PRPList)中的第一实体区域页面指标清单的第一清单起始地址，根据所述传输指令从所述主机存储器中读取所述至少一实体区域页面指标清单的部分，并且缓存所读取的所述至少一实体区域页面指标清单的所述部分；以及根据所缓存的所述实体区域页面指标清单的所述部分传输对应的数据，其中所传输的所述数据为所述目标数据的一部分。本专利技术的一实施例提供用于控制配置有可复写式非易失性存储器模块的存储装置的一种存储控制器。所述存储控制器包括连接接口电路、存储器接口控制电路、处理器、数据传输管理电路与清单管理电路。所述连接接口电路用以电性连接至主机系统，其中所述主机系统配置有主机存储器，其中所述主机存储器具有多个存储器页面。所述存储器接口控制电路用以电性连接至所述可复写式非易失性存储器模块，其中所述可复写式非易失性存储器模块被配置多个逻辑区块。所述处理器电性连接至所述连接接口电路单元及所述存储器接口控制电路。所述数据传输管理电路电性连接至所述处理器、所述连接接口电路单元及所述存储器接口控制电路。所述清单管理电路电性连接至所述数据传输管理电路、所述处理器、所述连接接口电路单元及所述存储器接口控制电路。所述处理器用以从所述主机系统接收传输指令，其中所述传输指令包括一起始逻辑区块地址、逻辑区块数目、第一实体区域页面指标与第二实体区域页面指标，其中所述传输指令用以指示于所述可复写式非易失性存储器模块的至少一目标逻辑区块与所述主机存储器的至少一目标存储器页面之间传输目标数据，其中所述起始逻辑区块地址用以指示所述至少一目标逻辑区块中排序第一个的目标逻辑区块的地址，所述逻辑区块数目用以指示所述至少一目标逻辑区块中用以存储所述目标数据的逻辑区块的数目，所述第一实体区域页面指标用以指示所述主机存储器的第一存储器页面地址，并且所述第二实体区域页面指标用以指示所述主机存储器的第二存储器页面地址，其中若所述第二存储器页面地址为对应所述传输指令的至少一实体区域页面指标清单中的第一实体区域页面指标清单的第一清单起始地址。所述清单管理电路用以根据所述传输指令从所述主机存储器中读取所述至少一实体区域页面指标清单的一部分，并且缓存所读取的所述至少一实体区域页面指标清单的所述部分。所述数据传输管理电路用以根据所缓存的所述实体区域页面指标清单的所述部分传输对应的数据，其中所传输的所述数据为所述目标数据的一部分。本专利技术的一实施例提供被配置于存储装置的存储控制器中的一种清单管理电路，其中所述存储控制器还包括连接接口电路、存储器接口控制电路与处理器。其中所述连接接口电路用以电性连接至主机系统，其中所述主机系统配置有主机存储器，其中所述主机存储器具有多个存储器页面。所述存储器接口控制电路用以电性连接至所述可复写式非易失性存储器模块，其中所述可复写式非易失性存储器模块被配置多个逻辑区块。所述处理器电性连接至所述连接接口电路单元及所述存储器接口控制电路。所述数据传输管理电路，电性连接至所述处理器、所述连接接口电路单元及所述存储器接口控制电路。所述清单管理电路电性连接至所述数据传输管理电路、所述处理器、所述连接接口电路单元及所述存储器接口控制电路。所述清单管理电路包括清单控制器、清单缓冲存储器与清单获取电路。清单缓冲存储器电性连接至所述清单控制器。清单获取电路电性连接至所述清单控制器与所述清单缓冲存储器。所述处理器用以从所述主机系统接收传输指令，其中所述传输指令包括起始逻辑区块地址、逻辑区块数目、第一实体区域页面指标与第二实体区域页面指标，其中所述传输指令用以指示于所述可复写式非易失性存储器模块的至少一目标逻辑区块与所述主机存储器的至少一目标存储器页面之间传输目标数据，其中所述起始逻辑区块地址用以指示所述至少一目标逻辑区块中排序第一个的目标逻辑区块的地址，所述逻辑区块数目用以指示所述至少一目标逻辑区块中用以存储所述目标数据的逻辑区块的数目，所述第一实体区域页面指标用以指示所述主机存储器的第一存储器页面地址，并且所述第二实体区域页面指标用以指示所述主机存储器的第二存储器页面地址。若所述第二存储器页面地址为对应所述传输指令的至少一实体区域页面指标清单中的第一实体区域页面指标清单的第一清单起本文档来自技高网...

【技术保护点】
一种数据传输方法，适用于可复写式非易失性存储器模块与一主机系统的一主机存储器之间的一数据传输操作，其中所述可复写式非易失性存储器模块被配置多个逻辑区块，并且所述主机存储器具有多个存储器页面，所述方法包括：从所述主机系统接收一传输指令，其中所述传输指令包括一起始逻辑区块地址、一逻辑区块数目、一第一实体区域页面指标与一第二实体区域页面指标，其中所述传输指令用以指示于所述可复写式非易失性存储器模块的至少一目标逻辑区块与所述主机存储器的至少一目标存储器页面之间传输一目标数据，其中所述起始逻辑区块地址用以指示所述至少一目标逻辑区块中排序第一个的目标逻辑区块的地址，所述逻辑区块数目用以指示所述至少一目标逻辑区块中用以存储所述目标数据的逻辑区块的数目，所述第一实体区域页面指标用以指示所述主机存储器的一第一存储器页面地址，并且所述第二实体区域页面指标用以指示所述主机存储器的一第二存储器页面地址；若所述第二存储器页面地址为对应所述传输指令的至少一实体区域页面指标清单中的一第一实体区域页面指标清单的一第一清单起始地址，根据所述传输指令从所述主机存储器中读取所述至少一实体区域页面指标清单的一部分，并且缓存所读取的所述至少一实体区域页面指标清单的所述部分；以及根据所缓存的所述实体区域页面指标清单的所述部分传输对应的数据，其中所传输的所述数据为所述目标数据的一部分。...

【技术特征摘要】
1.一种数据传输方法，适用于可复写式非易失性存储器模块与一主机系统的一主机存储器之间的一数据传输操作，其中所述可复写式非易失性存储器模块被配置多个逻辑区块，并且所述主机存储器具有多个存储器页面，所述方法包括：从所述主机系统接收一传输指令，其中所述传输指令包括一起始逻辑区块地址、一逻辑区块数目、一第一实体区域页面指标与一第二实体区域页面指标，其中所述传输指令用以指示于所述可复写式非易失性存储器模块的至少一目标逻辑区块与所述主机存储器的至少一目标存储器页面之间传输一目标数据，其中所述起始逻辑区块地址用以指示所述至少一目标逻辑区块中排序第一个的目标逻辑区块的地址，所述逻辑区块数目用以指示所述至少一目标逻辑区块中用以存储所述目标数据的逻辑区块的数目，所述第一实体区域页面指标用以指示所述主机存储器的一第一存储器页面地址，并且所述第二实体区域页面指标用以指示所述主机存储器的一第二存储器页面地址；若所述第二存储器页面地址为对应所述传输指令的至少一实体区域页面指标清单中的一第一实体区域页面指标清单的一第一清单起始地址，根据所述传输指令从所述主机存储器中读取所述至少一实体区域页面指标清单的一部分，并且缓存所读取的所述至少一实体区域页面指标清单的所述部分；以及根据所缓存的所述实体区域页面指标清单的所述部分传输对应的数据，其中所传输的所述数据为所述目标数据的一部分。2.根据权利要求1所述的数据传输方法，还包括：根据所述多个逻辑区块的每一个逻辑区块的大小与所述逻辑区块数目计算所述目标数据的大小；根据所述多个存储器页面的每一个存储器页面的大小与所述第一实体区域页面指标判断所述第一存储器页面地址所属的存储器页面的一结束地址，并且将通过所述结束地址与所述第一存储器页面地址之间的空间作为一初始存储器页面空间；计算所述目标数据的所述大小减去所述初始存储器页面空间的所述大小的一差值；若所述差值大于所述多个存储器页面的每一个存储器页面的所述大小，判定所述第二实体区域页面指标的所述第二存储器页面地址为所述第一实体区域页面指标清单的所述第一清单起始地址。3.根据权利要求1所述的数据传输方法，其中对应所述传输指令的所述至少一实体区域页面指标清单的每一个实体区域页面指标清单存储多个条目，其中所述多个条目中的每一个条目分别记录不同的存储器页面地址，其中所述多个条目依序被划分为多个部分，其中上述根据所述传输指令从所述主机存储器中读取所述至少一实体区域页面指标清单的所述部分，并且缓存所读取的所述至少一实体区域页面指标清单的所述部分的步骤包括：根据所述传输指令来计算所述至少一实体区域页面指标清单的所述多个条目的数目；判断所述多个条目的所述数目是否大于一最大条目数目；若所述多个条目的所述数目不大于所述最大条目数目，规划一第一缓冲区，根据所述传输指令从所述主机存储器中读取所述至少一实体区域页面指标清单的全部条目，并且缓存所读取的所述全部条目至所述第一缓冲区；以及若所述多个条目的所述数目大于所述最大条目数目，规划一第二缓冲区与一第三缓冲区，根据所述传输指令从所述主机存储器中读取所述至少一实体区域页面指标清单的一第一部分与一第二部分，缓存所读取的所述第一部分至所述第二缓冲区，并且缓存所读取的所述第二部分至所述第三缓冲区。4.根据权利要求3所述的数据传输方法，其中上述若所述多个条目的所述数目不大于所述最大条目数目，规划所述第一缓冲区的步骤包括：在一清单缓冲存储器中规划一个存储器空间作为对应所述传输指令的所述第一缓冲区，其中所述第一缓冲区的大小等于所述至少一实体区域页面指标清单的所述全部条目的大小，其中上述若所述多个条目的所述数目大于所述最大条目数目，规划所述第二缓冲区与所述第三缓冲区的步骤包括：在所述清单缓冲存储器中规划两个存储器空间分别作为对应所述传输指令的所述第二缓冲区与所述第三缓冲区，其中所述第二缓冲区或所述第三缓冲区的大小皆小于或等于一预定大小。5.根据权利要求4所述的数据传输方法，其中所述预定大小是数目为一半的所述最大条目数目的多个条目的总大小，其中所述第一部分中或所述第二部分中的多个条目的数目小于或等于所述最大条目数目的一半。6.根据权利要求3所述的数据传输方法，其中上述根据所缓存的所述实体区域页面指标清单的所述部分进行所述数据传输操作的步骤包括：若所述多个条目的所述数目不大于所述最大条目数目，根据所述第一缓冲区中所缓存的所述全部条目来进行所述数据传输操作；以及若所述多个条目的所述数目大于所述最大条目数目，根据所述第二缓冲区中所缓存的所述第一部分的多个条目来进行一第一数据传输操作，并且根据所述第三缓冲区中所缓存的所述第二部分的多个条目来进行一第二数据传输操作，其中所述第一部分的所述多个条目中的每一个条目分别记录不同的一第一存储器页面地址，并且所述第二部分的所述多个条目中的每一个条目分别记录不同的一第二存储器页面地址，其中所述第一数据传输操作是根据所述传输指令在所述主机存储器的所述多个第一存储器页面地址与所述至少一目标逻辑区块中对应所述多个第一存储器页面地址的多个第一目标逻辑区块之间传输对应的数据，并且所述第二数据传输操作是根据所述传输指令在所述主机存储器的所述多个第二存储器页面地址与所述至少一目标逻辑区块中对应所述多个第二存储器页面地址的多个第二目标逻辑区块之间传输对应的数据。7.根据权利要求6所述的数据传输方法，还包括：在完成所述第一数据传输操作后，清空所述第二缓冲区，从所述至少一实体区域页面指标清单的所述多个部分中选择未被缓存的一部分做为一第三部分，并且从所述主机存储器中读取所述第三部分，缓存所读取的所述第三部分至所述第二缓冲区，并且根据所述第二缓冲区中所缓存的所述第三部分的多个条目来进行一第三数据传输操作；以及在完成所述第二数据传输操作后，清空所述第三缓冲区，从所述至少一实体区域页面指标清单的所述多个部分中选择未被缓存的一部分做为一第四部分，并且从所述主机存储器中读取所述第四部分，缓存所读取的所述第四部分至所述第三缓冲区，并且根据所述第三缓冲区中所缓存的所述第四部分的多个条目来进行一第四数据传输操作。8.一种存储控制器，用于控制配置有一可复写式非易失性存储器模块的一存储装置，所述存储控制器包括：一连接接口电路，用以电性连接至一主机系统，其中所述主机系统配置有一主机存储器，其中所述主机存储器具有多个存储器页面；一存储器接口控制电路，用以电性连接至所述可复写式非易失性存储器模块，其中所述可复写式非易失性存储器模块被配置多个逻辑区块；一处理器，电性连接至所述连接接口电路单元及所述存储器接口控制电路；一数据传输管理电路，电性连接至所述处理器、所述连接接口电路单元及所述存储器接口控制电路；一清单管理电路，电性连接至所述数据传输管理电路、所述处理器、所述连接接口电路单元及所述存储器接口控制电路，其中所述处理器用以从所述主机系统接收一传输指令，其中所述传输指令包括一起始逻辑区块地址、一逻辑区块数目、一第一实体区域页面指标与一第二实体区域页面指标，其中所述传输指令用以指示于所述可复写式非易失性存储器模块的至少一目标逻辑区块与所述主机存储器的至少一目标存储器页面之间传输一目标数据，其中所述起始逻辑区块地址用以指示所述至少一目标逻辑区块中排序第一个的目标逻辑区块的地址，所述逻辑区块数目用以指示所述至少一目标逻辑区块中用以存储所述目标数据的逻辑区块的数目，所述第一实体区域页面指标用以指示所述主机存储器的一第一存储器页面地址，并且所述第二实体区域页面指标用以指示所述主机存储器的一第二存储器页面地址，其中若所述第二存储器页面地址为对应所述传输指令的至少一实体区域页面指标清单中的一第一实体区域页面指标清单的一第一清单起始地址，所述清单管理电路用以根据所述传输指令从所述主机存储器中读取所述至少一实体区域页面指标清单的一部分，并且缓存所读取的所述至少一实体区域页面指标清单的所述部分，其中所述数据传输管理电路用以根据所缓存的所述实体区域页面指标清单的所述部分传输对应的数据，其中所传输的所述数据为所述目标数据的一部分。9.根据权利要求8所述的存储控制器，其中所述数据传输管理电路根据所述多个逻辑区块的每一个逻辑区块的大小与所述逻辑区块数目计算所述目标数据的大小，其中所述数据传输管理电路根据所述多个存储器页面的每一个存储器页面的大小与所述第一实体区域页面指标判断所述第一存储器页面地址所属的存储器页面的一结束地址，并且将通过所述结束地址与所述第一存储器页面地址之间的空间作为一初始存储器页面空间，其中所述数据传输管理电路计算所述目标数据的所述大小减去所述初始存储器页面空间的所述大小的一差值，其中若所述差值大于所述多个存储器页面的每一个存储器页面的所述大小，所述数据传输管理电路判定所述第二实体区域页面指标的所述第二存储器页面地址为所述第一实体区域页面指标清单的所述第一清单起始地址。10.根据权利要求8所述的存储控制器，其中对应所述传输指令的所述至少一实体区域页面指标清单的每一个实体区域页面指标清单存储多个条目，其中所述多个条目中的每一个条目分别记录不同的存储器页面地址，其中所述多个条目依序被划分为多个部分，其中在上述所述清单管理电路用以根据所述传输指令从所述主机存储器中读取所述至少一实体区域页面指标清单的所述部分，并且缓存所读取的所述至少一实体区域页面指标清单的所述部分的运作中，所述清单管理电路根据所述传输指令来计算所述至少一实体区域页面指标清单的所述多个条目的数目，其中所述清单管理电路判断所述多个条目的所述数目是否大于一最大条目数目，其中若所述多个条目的所述数目不大于所述最大条目数目，所述清单管理电路规划一第一缓冲区，并且根据所述传输指令从所述主机存储器中读取所述至少一实体区域页面指标清单的全部条目，其中所述清单管理电路缓存所读取的所述全部条目至所述第一缓冲区，其中若所述多个条目的所述数目大于所述最大条目数目，所述清单管理电路规划一第二缓冲区与一第三缓冲区，并且根据所述传输指令从所述主机存储器中读取所述至少一实体区域页面指标清单的一第一部分与一第二部分，其中所述清单管理电路缓存所读取的所述第一部分至所述第二缓冲区，并且缓存所读取的所述第二部分至所述第三缓冲区。11.根据权利要求10所述的存储控制器，其中在上述若所述多个条目的所述数目不大于所述最大条目数目，所述清单管理电路规划所述第一缓冲区的运作中，所述清单管理电路在一清单缓冲存储器中规划一个存储器空间作为对应所述传输指令的所述第一缓冲区，其中所述第一缓冲区的大小等于所述至少一实体区域页面指标清单的所述全部条目的大小，其中在上述若所述多个条目...

【专利技术属性】
技术研发人员：吴迪贤，
申请(专利权)人：大心电子股份有限公司，
类型：发明
国别省市：中国台湾,71