生成NVM芯片接口命令的方法与装置制造方法及图纸

提供了生成NVM芯片接口命令的方法与装置。公开的生成NVM芯片接口命令的方法，包括：获取微指令；译码微指令，识别出所述微指令是命令发射微指令；依据所述命令射微指令的第一CMD图样字段，在NVM芯片的控制管脚上产生控制信号，并持续指定时间；依据所述命令发射微指令的第二CMD图样字段，在NVM芯片的控制管脚上产生控制信号，并持续指定时间；以及依据所述命令发射微指令的第一CMD图样字段，在NVM芯片的控制管脚上产生控制信号，并持续指定时间。

【技术实现步骤摘要】
生成NVM芯片接口命令的方法与装置
本专利技术涉及NVM(NonVolatileMemory，非易失存储器)控制器，具体地，涉及在NVM控制器中通过微指令生成闪存接口命令来操作闪存的方法与装置。
技术介绍
参看图1，展示了固态存储设备的框图。固态存储设备102同主机相耦合，用于为主机提供存储能力。主机同固态存储设备102之间可通过多种方式相耦合，耦合方式包括但不限于通过例如SATA(SerialAdvancedTechnologyAttachment，串行高级技术附件)、SCSI(SmallComputerSystemInterface，小型计算机系统接口)、SAS(SerialAttachedSCSI，串行连接SCSI)、IDE(IntegratedDriveElectronics，集成驱动器电子)、USB(UniversalSerialBus，通用串行总线)、PCIE(PeripheralComponentInterconnectExpress,PCIe，高速外围组件互联)、NVMe(NVMExpress，高速非易失存储)、以太网、光纤通道、无线通信网络等连接主机与固态存储设备102。主机可以是能够通过上述方式同存储设备相通信的信息处理设备，例如，个人计算机、平板电脑、服务器、便携式计算机、网络交换机、路由器、蜂窝电话、个人数字助理等。存储设备102包括接口103、控制部件104、一个或多个NVM(非易失存储器，Non-VolatileMemory)芯片105以及DRAM(DynamicRandomAccessMemory，动态随机访问存储器)110。NAND闪存、相变存储器、FeRAM(FerroelectricRAM，铁电存储器)、MRAM(MagneticRandomAccessMemory，磁阻存储器)、RRAM(ResistiveRandomAccessMemory，阻变存储器)等是常见的NVM。接口103可适配于通过例如SATA、IDE、USB、PCIE、NVMe、SAS、以太网、光纤通道等方式与主机交换数据。控制部件104用于控制在接口103、NVM芯片105以及固件存储器110之间的数据传输，还用于存储管理、主机逻辑地址到闪存物理地址映射、擦除均衡、坏块管理等。可通过软件、硬件、固件或其组合的多种方式实现控制部件104。控制部件104可以是FPGA(Field-programmablegatearray，现场可编程门阵列)、ASIC(ApplicationSpecificIntegratedCircuit，应用专用集成电路)或者其组合的形式。控制部件104也可以包括处理器或者控制器，在处理器或控制器中执行软件来操纵控制部件104的硬件来处理IO命令。控制部件104还耦合到DRAM110，并可访问DRAM110的数据。在DRAM可存储FTL表和/或缓存的IO命令的数据。控制部件104包括闪存接口控制器(或称为闪存通道控制器)。闪存接口控制器耦合到NVM芯片105，并以遵循NVM芯片105的接口协议的方式向NVM芯片105发出命令，以操作NVM芯片105，并接收从NVM芯片105输出的命令执行结果。NVM芯片105的接口协议包括“Toggle”、“ONFI”等公知的接口协议或标准。图2A是SDR时序模式的操作NVM芯片的命令的波形图。NVM芯片包括CE、CLE、ALE、WE、RE、IOx等管脚，通过在管脚上指示电信号向NVM芯片发送命令，并接收从NVM芯片输出的数据。参看图2，作为举例，操作NVM芯片的命令包括多个阶段。在命令阶段(S1)，IOx管脚上出现“85h”用来指示命令种类，在地址阶段(S2)，IOx管脚上出现“C1”与“C2”用来指示命令的地址，而在数据阶段(S3)，IOx管脚上出现“D0”与“D1”，用来指示命令的数据。在每个阶段，CE、CLE、ALE、WE、RE等管脚上出现对应的信号，来指示命令各阶段以及IOx管脚上出现有效信号的时机。NVM命令的各信号间还需要满足一定的约束，例如，图2A中tCCS指示了改变列所需要的建立时间。图2B是NV-DDR时序模式的操作NVM芯片的命令的波形图。在图2B的例子中，NVM芯片包括CLK、CE、CLE、ALE、W/R、DQ、DQS等管脚，通过在管脚上指示电信号向NVM芯片发送命令，并接收从NVM芯片输出的数据。操作NVM芯片的命令包括多个阶段。在命令阶段(S4)，DQ管脚上出现“85h”用来指示命令种类，在地址阶段(S5)，DQ管脚上出现“C1”与“C2”用来指示命令的地址，而在数据阶段(S6)，DQ管脚上出现“D0”与“D1”，用来指示命令的数据。在每个阶段，CLK、CE、CLE、ALE、W/R、DQS等管脚上出现对应的信号，来指示命令各阶段以及DQ管脚上出现有效信号的时机。NVM命令的各信号间还需要满足一定的约束，例如，图2B中tCCS指示了改变列所需要的建立时间，tCAD指示命令阶段S4与地址阶段S5的最小时间间隔，或者地址阶段S5中地址“C1”与地址“C2”的最小时间间隔。在Toggle/ONFI等接口协议中定义了操作NVM芯片的多种时序与命令。NVM芯片厂商还未NVM芯片提供了不同的私有命令或扩展命令，使得闪存接口控制器为适配不同厂商、不同规格的NVM芯片，需要花费高昂的代价来开发。在公开号为CN1414468A的中国专利申请中，提供了通过执行微指令序列来处理CPU(CentralProcessingUnit，中央处理单元)指令的方案。当CPU要处理特定指令时，转换逻辑电路将特定指令转换成与之对应的微指令序列，通过执行微指令序列来实现特定指令的功能。微指令序列或者微指令序列的模板存储在ROM(ReadOnlyMemory，只读存储器)中。在将特定指令转换成微指令序列过程中，可对微指令序列模板进行填充，使之与特定指令相对应。在中国专利申请CN201610009789.6与CN201510253428.1中提供了用于闪存接口控制器的微指令执行方法与装置，将其全文合并于此。存储器目标(Target)是闪存颗粒150封装内的共享芯片使能(CE,ChipEnable)信号的一个或多个逻辑单元(LogicUnit)。每个逻辑单元具有逻辑单元号(LUN,LogicUnitNumber)。NAND闪存封装内可包括一个或多个管芯(Die)。典型地，逻辑单元对应于单一的管芯。逻辑单元可包括多个平面(Plane)。逻辑单元内的多个平面可以并行存取，而NAND闪存芯片内的多个逻辑单元可以彼此独立地执行命令和报告状态。在可从http://www.onfi.org/～/media/ONFI/specs/ONFI_3_2％20Gold.pdf获得的“OpenNANDFlashInterfaceSpecification(Revision3.2)”中，提供了关于目标(target)、逻辑单元、LUN、平面(Plane)的含义，以及也提供了操作NVM芯片的命令。
技术实现思路
在Toggle/ONFI等接口协议中定义了操作NVM芯片的多种时序与命令。NVM芯片厂商还未NVM芯片提供了不同的私有命令或扩展命令，使得闪存接口控制器为适配不同厂商、不同规格的本文档来自技高网...

【技术保护点】
一种生成NVM芯片接口命令的方法，包括：获取微指令；译码微指令，识别出所述微指令是命令发射微指令；依据所述命令发射微指令的第一CMD图样字段，在NVM芯片的控制管脚上产生控制信号，并持续指定时间；依据所述命令发射微指令的第二CMD图样字段，在NVM芯片的控制管脚上产生控制信号，并持续指定时间；以及依据所述命令发射微指令的第一CMD图样字段，在NVM芯片的控制管脚上产生控制信号，并持续指定时间。

【技术特征摘要】
2016.08.26 CN 20161074097571.一种生成NVM芯片接口命令的方法，包括：获取微指令；译码微指令，识别出所述微指令是命令发射微指令；依据所述命令发射微指令的第一CMD图样字段，在NVM芯片的控制管脚上产生控制信号，并持续指定时间；依据所述命令发射微指令的第二CMD图样字段，在NVM芯片的控制管脚上产生控制信号，并持续指定时间；以及依据所述命令发射微指令的第一CMD图样字段，在NVM芯片的控制管脚上产生控制信号，并持续指定时间。2.根据权利要求1所述的方法，还包括：依据所述命令发射微指令的计数(CNT)字段的值确定所述指定时间。3.根据权利要求1-2之一所述的方法，其中所述依据所述命令发射微指令的第二CMD图样字段，在NVM芯片的控制管脚上产生控制信号的同时，还依据所述命令发射微指令的DQ图样字段在NVM芯片的DQ管脚上产生信号。4.根据权利要求3所述的方法，其中在所述DQ管脚上产生所述DQ图样字段的值，或者在所述DQ管脚上产生由所述DQ图样字段作为索引所得到的值。5.根据权利要求1-4之一所述的方法，其中所述在NVM芯片的控制管脚上产生控制信号的同时，还依据所述命令发射微指令的DQ图样字段在NVM芯片的DQ管脚上产生信号。6.根据权利要求1-5之一所述的方法，还包括：响应于识别出所述微指令是命令发射微指令，依据所述命令发射微指令的DQ图样字段在NVM芯片的DQ管脚上产生信号，并保持第二指定时间。7.根据权利要求1-6之一所述的方法，其中...

【专利技术属性】
技术研发人员：王晨阳，王祎磊，
申请(专利权)人：北京忆芯科技有限公司，
类型：发明
国别省市：北京,11