表面态陷阱对器件输出特性影响的测量方法技术

本发明专利技术公开了一种表面态陷阱对器件输出特性影响的测量方法，主要解决目前无法单独测量表面态陷阱对器件输出特性影响的问题；其实现方案是：首先在被测器件的源极和漏极之间再新制作一个栅极，形成双栅结构；再测量器件的输出电流；接着对被测器件施加脉冲电压填充器件表面态陷阱；填充完毕后，停止施加脉冲电压，测量器件的输出电流，最后计算得到器件表面态陷阱对器件输出特性的影响。本发明专利技术具有测试电路简单，测试结果可靠的优点，可用于研究器件的电流崩塌效应，进一步提高器件的工艺优化和可靠性分析。

The measurement method of the effect of surface trap on the output characteristics of the device

\u672c\u53d1\u660e\u516c\u5f00\u4e86\u4e00\u79cd\u8868\u9762\u6001\u9677\u9631\u5bf9\u5668\u4ef6\u8f93\u51fa\u7279\u6027\u5f71\u54cd\u7684\u6d4b\u91cf\u65b9\u6cd5\uff0c\u4e3b\u8981\u89e3\u51b3\u76ee\u524d\u65e0\u6cd5\u5355\u72ec\u6d4b\u91cf\u8868\u9762\u6001\u9677\u9631\u5bf9\u5668\u4ef6\u8f93\u51fa\u7279\u6027\u5f71\u54cd\u7684\u95ee\u9898\uff1b\u5176\u5b9e\u73b0\u65b9\u6848\u662f\uff1a\u9996\u5148\u5728\u88ab\u6d4b\u5668\u4ef6\u7684\u6e90\u6781\u548c\u6f0f\u6781\u4e4b\u95f4\u518d\u65b0\u5236\u4f5c\u4e00\u4e2a\u6805\u6781\uff0c\u5f62\u6210\u53cc\u6805\u7ed3\u6784\uff1b\u518d\u6d4b\u91cf\u5668\u4ef6\u7684\u8f93\u51fa\u7535\u6d41\uff1b\u63a5\u7740\u5bf9\u88ab\u6d4b\u5668\u4ef6\u65bd\u52a0\u8109\u51b2\u7535\u538b\u586b\u5145\u5668\u4ef6\u8868\u9762\u6001\u9677\u9631\uff1b\u586b\u5145\u5b8c\u6bd5\u540e\uff0c\u505c\u6b62\u65bd\u52a0\u8109\u51b2\u7535\u538b\uff0c\u6d4b\u91cf\u5668\u4ef6\u7684\u8f93\u51fa\u7535\u6d41\uff0c\u6700\u540e\u8ba1\u7b97\u5f97\u5230\u5668\u4ef6\u8868\u9762\u6001\u9677\u9631\u5bf9\u5668\u4ef6\u8f93\u51fa\u7279\u6027\u7684\u5f71\u54cd\u3002 The invention has the advantages of simple test circuit and reliable test results, which can be used to study the current collapse effect of devices, and further improve the process optimization and reliability analysis of devices.

【技术实现步骤摘要】
表面态陷阱对器件输出特性影响的测量方法
本专利技术属于微电子测试
，特别是一种器件输出特性的测量方法，可用于器件的工艺优化和可靠性分析。
技术介绍
从以硅材料为代表的第一代半导体材料和砷化镓材料为代表的第二代半导体材料，发展到以氮化镓为代表的第三代半导体材料，其制作而成的器件应用越来越广泛。随着器件逐渐走向实用化，器件的可靠性成为了一个重要研究方向。尤其在高频、大功率应用中，器件的输出电流减小，导致输出功率密度减小，这种现象称为电流崩塌效应。自从电流崩塌现象被发现以来，人们就对它进行了深入的分析，其中最成熟的理论是虚栅模型。虚栅模型认为，器件表面态和势垒层陷阱俘获的电子对二维电子气的静电抑制作用，导致了输出功率密度减小。传统测量器件电流崩塌的方法是采用半导体参数分析仪对器件进行直流或脉冲测试，通过比较不同脉冲电压和直流电压下的最大输出电流，得到电流崩塌量，然而这种方法测得的结果是器件表面态和势垒层陷阱两者对器件输出特性的影响，不能单研究表面态陷阱对器件输出特性的影响，而单研究器件表面态陷阱对器件的输出特性的影响，对于研究电流崩塌效应的机理和对器件的工艺优化及可靠性的提高是至关重本文档来自技高网...

【技术保护点】
一种表面态陷阱对器件输出特性影响的测量方法，步骤如下：(1)制作测试器件并连接测试电路：(1a)在被测器件的源极和漏极之间再新制作一个栅极，形成双栅结构，两个栅极分别记为G1和G2；(1b)将第一电流表A1一端连接第一栅极G1，另一端接地；第二栅极G2依次连接第一开关S1、脉冲电压源E1、第二电流表A2，第二电流表A2的另一端接地；源极接地，漏极依次连接第二开关S2、直流电源E2、第三电流表A3，第三电流表A3的另一端接地；脉冲电压源E1提供高电平为VH、低电平为VL、频率为f、占空比为D的脉冲电压；(2)填充器件表面态陷阱：(2a)在0‑t0时间内，闭合第二开关S2，打开第一开关S1，监测第...

【技术特征摘要】
1.一种表面态陷阱对器件输出特性影响的测量方法，步骤如下：(1)制作测试器件并连接测试电路：(1a)在被测器件的源极和漏极之间再新制作一个栅极，形成双栅结构，两个栅极分别记为G1和G2；(1b)将第一电流表A1一端连接第一栅极G1，另一端接地；第二栅极G2依次连接第一开关S1、脉冲电压源E1、第二电流表A2，第二电流表A2的另一端接地；源极接地，漏极依次连接第二开关S2、直流电源E2、第三电流表A3，第三电流表A3的另一端接地；脉冲电压源E1提供高电平为VH、低电平为VL、频率为f、占空比为D的脉冲电压；(2)填充器件表面态陷阱：(2a)在0-t0时间内，闭合第二开关S2，打开第一开关S1，监测第三电流表A3的示数，记为I0；(2b)在t0时刻，闭合第一开关S1，同时打开第二开关S2，对被测器件施加P个周期的脉冲电压，并监测通过第一电流表A1示数IG1(t)和第二电流表A2的示数IG2(t)，对器件施加脉冲电压过程中，通过栅极电子对器件的表面态陷阱进行填充；(2c)根据(2b)的结果，分别计算脉冲电压为高电平时器件表面态陷阱俘获电子形成的电流I1(t)和脉冲电压为低电平时器件表面态陷阱释放电子形成电流I2(t)，即：I1(t)＝IG1(t)-|IG2(t)|，规定I1(t)的电流方向为正；I2(t)＝IG1(t)+IG2(t)，规定I2(t)的电流方向为负；(2d)根据电荷量和电流的关系，计算第1个和第P个脉冲周期内，被测器件表面态陷阱实际俘获的电子数量分别为：

【专利技术属性】
技术研发人员：郑雪峰，王士辉，吉鹏，董帅帅，王颖哲，马晓华，郝跃，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：陕西,61