具有漂移区和背面发射极的半导体装置及制造方法制造方法及图纸

本发明专利技术涉及具有漂移区和背面发射极的半导体装置及制造方法。通过外延而在前侧在底部衬底(105)上形成外延层(106)。从前侧的相反侧，底部衬底(105)的至少一部分被去除，其中底部衬底(105)被完全去除或者剩余底部部分(105a)具有至多20μm的厚度。从前侧的相反侧将第一电荷类型的掺杂物注入到外延层(106)的注入层(138)中。形成与前侧相对的金属漏电极(320)。至少注入层(138)被加热到不高于500℃的温度，其中所述加热仅激活注入层(138)中的注入掺杂物的一部分，并且在加热之后，沿着金属漏电极(320)和第二互补电荷类型的最近掺杂区域之间的最短线的激活掺杂物的积分浓度为至多1.5E13cm

Semiconductor devices and manufacturing methods with drift and back emitter

The present invention relates to a semiconductor device and a manufacturing method with a drift area and a back emitter. An epitaxial layer (106) is formed on the front side of the substrate (105) on the front side by the epitaxy. From the opposite side of the front side, at least part of the bottom substrate (105) is removed, wherein the bottom substrate (105) is completely removed or the remaining bottom part (105a) has a thickness of up to 20 m. The dopants of the first charge type are injected into the injection layer (138) of the epitaxial layer (106) from the opposite side of the front side. A metal leakage electrode (320) is formed relative to the front side. At least the implanted layer (138) is heated to a temperature not higher than 500 DEG C, wherein the heating activates only the injection layer (138) of the injected part of the dopant, and after heating, the metal drain electrode (320) and the integral dopant concentration to activate the second most recent short-term complementary doped regions of charge the type of at most 1.5E13cm

【技术实现步骤摘要】
具有漂移区和背面发射极的半导体装置及制造方法
技术介绍
功率半导体装置传导高负载电流并且承受高阻断电压。超结装置包括超结结构，超结结构具有形成在漂移区中的相反地掺杂的第一和第二区域，漂移区被以电气方式与可控MOSFET沟道串联地布置。当阻断电压被施加于超结装置时，横向电场上升并且清除沿着第一和第二区域之间的垂直pn结的移动电荷载流子。空间电荷区在接通状态下开始垂直于负载电流流动的方向而扩展。在比较低的阻断电压，移动电荷载流子被完全强迫离开超结结构。当阻断电压进一步增加时，耗尽的超结结构用作拟本征层并且垂直电场上升。击穿电压与超结结构中的掺杂物浓度无关，以使得超结结构中的掺杂物浓度能够比较高。因此，超结装置通常组合非常低的接通状态电阻与高阻断能力。在阻断能力和半导体体积方面的超结结构的效率越好，超结结构的相反地掺杂的区域中的掺杂物原子被越好地平衡并且彼此补偿。期望改进超结半导体装置。
技术实现思路
利用独立权利要求的主题实现所述目的。从属权利要求涉及另外的实施例。根据实施例，一种制造半导体装置的方法包括：通过外延来在前侧在底部衬底上形成外延层。从前侧的相反侧，底部衬底的至少一部分被去除，其中底部衬底被完全去除或者剩余底部部分具有至多20μm的厚度。从前侧的相反侧将第一电荷类型的掺杂物注入到外延层的注入层中。金属漏电极形成为与前侧相对，以及将至少注入层加热到不高于500℃的温度，其中所述加热仅激活注入层中的注入掺杂物的一部分，并且在加热之后，沿着金属漏电极和第二互补电荷类型的最近掺杂区域之间的最短线的激活掺杂物的积分浓度为至多1.5E13cm-2。根据另一实施例，一种半导体装置包括沿着第一表面形成在半导体部分的前侧的晶体管基元，并且还包括位于晶体管基元和与第一表面相对的半导体部分的第二表面之间的漏极结构。漏极结构与晶体管基元的主体区域形成第一pn结，并且包括直接与第二表面邻接的发射极层。金属漏电极直接与发射极层邻接。沿着金属漏电极和主体区域的电荷类型的最近掺杂区域之间的最短线的激活掺杂物的积分浓度为至多1.5E13cm-2。根据另一实施例，一种半导体装置包括沿着第一表面形成在半导体部分的前侧的晶体管基元，并且还包括位于晶体管基元和与第一表面相对的半导体部分的第二表面之间的漏极结构。漏极结构与晶体管基元的主体区域形成第一pn结，并且包括直接与第二表面邻接的均匀地掺杂的剩余底部部分，其中剩余底部部分的垂直延伸部分为至多20μm。金属漏电极直接与剩余底部部分邻接。本领域技术人员将会在阅读下面的详细描述时并且在观看附图时意识到另外的特征和优点。附图说明包括附图以提供对本专利技术的进一步理解，并且附图被包括在本说明书中并且构成本说明书的一部分。附图图示本专利技术的实施例并且与描述一起用于解释本专利技术的原理。将会容易理解本专利技术的其它实施例和预期优点，因为它们通过参照下面的详细描述而变得更好理解。图1A是用于图示制造半导体装置的方法的底部衬底的一部分的示意性垂直剖视图，所述半导体装置包括根据实施例的超结结构且完全去除了底部衬底。图1B是通过在图1A的底部衬底上形成具有超结结构的外延层而获得的半导体衬底的一部分的示意性垂直剖视图。图1C是在前侧形成晶体管基元之后的图1B的半导体衬底部分的示意性垂直剖视图。图1D是在去除底部衬底之后的图1C的半导体衬底部分的示意性垂直剖视图。图1E是在将掺杂物注入到外延层中并且形成金属漏电极之后的图1D的半导体衬底部分的示意性垂直剖视图。图1F是在管芯载体上焊接从图1E的半导体衬底获得的半导体管芯之后的图1E的半导体衬底部分的示意性垂直剖视图。图1G是示出在热处理之后的沿着图1F的线I-I的垂直掺杂物分布的示意图。图2A是在去除图1C的半导体衬底部分的底部衬底的一部分之后的用于图示制造半导体装置的另一方法的半导体衬底部分的示意性垂直剖视图，所述半导体装置包括根据实施例的超结结构且部分去除了底部衬底。图2B是在背面形成金属漏电极之后的图2A的半导体衬底部分的示意性垂直剖视图。图2C是示出沿着图2B的线II-II的垂直掺杂物分布的示意图。图3A是根据实施例的半导体装置的一部分的示意性垂直剖视图，所述半导体装置涉及注入的发射极层和包括尖峰的金属漏电极。图3B是根据实施例的半导体装置的一部分的示意性垂直剖视图，所述半导体装置具有底部衬底的剩余部分和没有尖峰的金属漏电极。图4A是用于讨论实施例的效果的根据参考示例的具有厚底部衬底的半导体装置的一部分的示意性垂直剖视图。图4B是根据实施例的具有发射极层和场停止层的半导体装置的一部分的示意性垂直剖视图。图4C是用于比较沿着图4A的线III-III以及沿着图4B中的线IV-IV的垂直电荷载流子分布以讨论实施例的效果的示意图。图5A是用于图示关于反向恢复电荷的实施例的效果的示意图。图5B是用于讨论实施例的效果的图示作为半导体管芯的厚度的函数的反向恢复电荷的示意图。图5C是用于讨论实施例的效果的图示底部衬底的厚度对接通状态电阻的影响的示意图。图5D是用于讨论实施例的效果的图示底部衬底的厚度对反向恢复电荷的影响的示意图。图6A是根据关于完全去除的底部衬底的实施例的具有轻掺杂漂移区的功率场效应晶体管的示意性垂直剖视图。图6B是图示沿着图6A的线B-B的垂直掺杂物分布的示意图。图7A是根据关于完全去除的底部衬底的实施例的具有超结结构的功率场效应晶体管的示意性垂直剖视图。图7B是图示沿着图7A的线B-B的垂直掺杂物分布的示意图。图8A是根据关于剩余底部部分的实施例的具有轻掺杂漂移区的功率场效应晶体管的示意性垂直剖视图。图8B是图示沿着图8A的线B-B的垂直掺杂物分布的示意图。图9A是根据关于剩余底部部分的实施例的具有超结结构的功率场效应晶体管的示意性垂直剖视图。图9B是图示沿着图9A的线B-B的垂直掺杂物分布的示意图。具体实施方式在下面的详细描述中，参照附图，附图形成所述详细描述的一部分并且在附图中作为说明示出了可实施本专利技术的特定实施例。应该理解，在不脱离本专利技术的范围的情况下，可使用其它实施例并且可实现结构或逻辑改变。例如，针对一个实施例图示或描述的特征能够被用于其它实施例或结合其它实施例使用以又产生另一实施例。旨在本专利技术包括这种修改和变化。使用特定语言描述示例，这不应该被解释为限制所附权利要求的范围。附图未按照比例绘制，并且仅用于说明性目的。如果未另外指出，则在不同附图中由相同标号指定对应的元件。术语“具有”、“含有”、“包含”、“包括”等是开放式术语，并且所述术语指示存在陈述的结构、元件或特征，但不排除存在另外的元件或特征。冠词“a（一）”、“an（一个）”和“the（该）”旨在包括复数以及单数，除非上下文清楚地另外指示。术语“以电气方式连接”描述以电气方式连接的元件之间的永久低欧姆连接，例如涉及的元件之间的直接接触或者通过金属和/或重掺杂半导体的低欧姆连接。术语“以电气方式耦合”包括：可在以电气方式耦合的元件之间提供适应于信号传输的一个或多个中间元件，例如可控制以暂时地在第一状态下提供低欧姆连接并且在第二状态下提供高欧姆电气解耦的元件。附图通过紧接掺杂类型“n”或“p”指示“-”或“+”来图示相对掺杂浓度。例如，“n-”表示比“n”掺杂区域的掺杂浓度低的掺杂浓度，而“本文档来自技高网...

【技术保护点】
一种制造半导体装置的方法，所述方法包括：通过外延而在前侧在底部衬底(105)上形成外延层(106)；从前侧的相反侧去除底部衬底(105)的至少一部分，其中底部衬底(105)被完全去除或者剩余底部部分(105a)具有至多20 µm的厚度；从前侧的相反侧将第一电荷类型的掺杂物注入到外延层(106)的注入层(138)中；形成与前侧相对的金属漏电极(320)；以及将至少注入层(138)加热到不高于500℃的温度，其中所述加热仅激活注入层(138)中的注入掺杂物的一部分，并且在加热之后，沿着金属漏电极(320)和第二互补电荷类型的最近掺杂区域之间的最短线的激活掺杂物的积分浓度为至多1.5E13 cm

【技术特征摘要】
2016.08.03 DE 102016114389.81.一种制造半导体装置的方法，所述方法包括：通过外延而在前侧在底部衬底(105)上形成外延层(106)；从前侧的相反侧去除底部衬底(105)的至少一部分，其中底部衬底(105)被完全去除或者剩余底部部分(105a)具有至多20µm的厚度；从前侧的相反侧将第一电荷类型的掺杂物注入到外延层(106)的注入层(138)中；形成与前侧相对的金属漏电极(320)；以及将至少注入层(138)加热到不高于500℃的温度，其中所述加热仅激活注入层(138)中的注入掺杂物的一部分，并且在加热之后，沿着金属漏电极(320)和第二互补电荷类型的最近掺杂区域之间的最短线的激活掺杂物的积分浓度为至多1.5E13cm-2。2.如权利要求1所述的方法，其中沿着金属漏电极(320)和第二互补电荷类型的最近掺杂区域之间的最短线的激活掺杂物的积分浓度为至多8E12cm-2。3.如权利要求1和2中任一项所述的方法，其中所述注入层(138)被加热到不高于400℃的温度。4.如权利要求1至3中任一项所述的方法，其中通过在形成金属漏电极(320)之后在管芯载体(360)上焊接从包括外延层(106)的半导体衬底(500a)获得的半导体管芯(500b)来执行所述加热。5.如权利要求1至4中任一项所述的方法，其中所述第二电荷类型的最近掺杂区域是晶体管基元(TC)的主体区域(120)，所述主体区域(120)与第一电荷类型的漏极结构(130)形成第一pn结(pn1)并且与源极区域(110)形成第二pn结(pn2)。6.如权利要求1至4中任一项所述的方法，还包括：形成超结结构(180)，所述超结结构(180)包括第一电荷类型的第一区域(181)和第二电荷类型的第二区域(182)，第一和第二区域(181、182)沿着水平方向交替，其中第二电荷类型的最近掺杂区域是超结结构(180)的第二区域(182)。7.如权利要求1至6中任一项所述的方法，其中所述底部衬底(105)被完全去除。8.如权利要求7所述的方法，其中所述金属漏电极(320)包括延伸到外延层(106)中的尖峰(321)。9.如权利要求7至8中任一项所述的方法，其中沿着金属漏电极(320)和通过加热注入层(138)而形成的发射极层(139)之间的界面，激活的掺杂物浓度足够高以允许金属漏电极(320)和发射极层(139)之间的电子和空穴的载流子隧穿。10.如权利要求1至9中任一项所述的方法，还包括：在前侧和注...

【专利技术属性】
技术研发人员：F希尔勒，M皮潘，D波比希，P辛德勒，E贝西诺巴斯克斯，
申请(专利权)人：英飞凌科技奥地利有限公司，
类型：发明
国别省市：奥地利,AT