半导体器件及其制造方法技术

本发明专利技术的实施例提供了一种半导体器件及其制造方法。在实施例中，形成至源极/漏极区的第一接触件，并且在第一接触件上方形成介电层。形成开口以暴露第一接触件，并且用介电材料衬垫开口。第二接触件形成为通过介电材料与第一接触件电接触。

Semiconductor devices and their manufacturing methods

An embodiment of the invention provides a semiconductor device and a manufacturing method. In an example, the first contact is formed into the source / drain zone, and a dielectric layer is formed above the first contact. The opening is formed to expose the first contact and the opening of the dielectric material liner. The second contact part is formed to be electrically contact with the first contact by the dielectric material.

【技术实现步骤摘要】
半导体器件及其制造方法
本专利技术的实施例总体涉及半导体领域，更具体地，涉及半导体器件及其制造方法。
技术介绍
半导体器件用于例如，诸如个人计算机、手机、数码相机和其他电子设备的各种电子应用中。通常通过在半导体衬底上方依次沉积绝缘或介电层、导电层和半导体材料层以及使用光刻图案化各个材料层以在衬底上形成电路组件和元件来制造半导体器件。半导体产业通过最小特征尺寸的不断减小来持续地改进各个电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度，这允许在给定的区域中集成更多的组件。然而，随着最小特征尺寸减小，出现了应该解决的额外的问题。
技术实现思路
根据本专利技术的一个方面，提供了一种制造半导体器件的方法，所述方法包括：形成至源极/漏极区的第一接触件，所述源极/漏极区邻近第一间隔件的至少一部分并且与所述第一间隔件的所述至少一部分齐平，所述第一间隔件邻近栅电极；在所述栅电极上方形成介电层；图案化所述介电层以形成穿过所述介电层的第一开口，所述第一开口暴露所述第一接触件；用介电材料衬垫所述第一开口的侧壁；以及用导电材料填充所述第一开口的剩余部分以形成第二接触件，所述第二接触件延伸穿过所述介电材料以与所述第一接触件接触。根据本专利技术的另一个方面，提供了一种制造半导体器件的方法，所述方法包括：在衬底上方的半导体鳍上方形成栅叠件和第一间隔件；去除所述半导体鳍的由所述栅叠件和所述第一间隔件暴露的部分；再生长源极/漏极区；形成至所述源极/漏极区的第一接触件，所述第一接触件具有顶面，所述顶面位于离所述衬底的距离等于或小于所述第一间隔件的顶面的位置处；在所述第一接触件和所述栅叠件上方沉积介电层；形成穿过所述介电层的第一开口以暴露所述第一接触件；沿着所述第一开口的侧壁沉积介电材料，其中，至少部分地使用原子层沉积工艺来完成沉积所述介电材料；沿着所述第一开口的底部去除所述介电材料的部分以形成第二开口；以及用导电材料填充所述第一开口和所述第二开口以与所述第一接触件接触。根据本专利技术的又一方面，提供了一种半导体器件，包括：源极/漏极区，邻近第一间隔件，所述第一间隔件邻近栅电极；第一接触件，与所述源极/漏极区物理连接，所述第一接触件与所述第一间隔件齐平；介电层，位于所述栅电极上方；开口，穿过所述介电层，所述开口暴露所述第一接触件；介电材料，衬垫所述开口的侧壁，所述介电材料包括多个单层；以及导电材料，填充所述开口的剩余部分并且通过所述介电材料与所述第一接触件物理接触，所述导电材料与所述介电材料共享平坦的顶面。附图说明当结合附图进行阅读时，从以下详细描述可最佳地理解本专利技术的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。图1示出根据一些实施例形成finFET器件的工艺中的步骤。图2A至图2B示出根据一些实施例形成源极/漏极区。图3示出根据一些实施例形成第一开口。图4示出根据一些实施例形成第一接触件。图5示出根据一些实施例在第一介电层中形成第二开口。图6A至图6C示出根据一些实施例沉积第二介电层。图7示出根据一些实施例形成第二接触件。图8A至图8C示出根据一些实施例调整接触件。图9A至图9C示出根据一些实施例形成缝隙。图10A至图10C示出根据一些实施例调整底面。图11A至图11C示出根据一些实施例形成缝隙。具体实施方式以下公开内容提供了许多用于实现本专利技术的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件以直接接触的方式形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。而且，为了便于描述，在此可以使用诸如“在…下方”、“在…下面”、“下部”、“在…之上”、“上部”等空间相对术语以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，并且在此使用的空间相对描述符可以同样地作出相应的解释。现在参考图1，示出诸如finFET器件的半导体器件100的立体图。在实施例中，半导体器件100包括其中形成有第一沟槽103的衬底101。衬底101可以是硅衬底，但是可以使用诸如绝缘体上半导体(SOI)、应变SOI和绝缘体上的硅锗的其他衬底。衬底101可以是p型半导体，但是在其他实施例中，它可以是n型半导体。可以作为最终形成第一隔离区105的初始步骤形成第一沟槽103。可以使用掩蔽层(在图1中未单独示出)以及合适的蚀刻工艺来形成第一沟槽103。例如，掩蔽层可以是包括通过诸如化学汽相沉积(CVD)工艺形成的氮化硅的硬掩模，然而，可以利用诸如氧化物、氮氧化物、碳化硅、它们的组合等的其他材料以及诸如等离子体增强化学汽相沉积(PECVD)、低压化学汽相沉积(LPCVD)或甚至形成氧化硅接着氮化的其他工艺。一旦形成掩蔽层，可以通过合适的光刻工艺图案化掩蔽层以暴露衬底101的将被去除的以形成第一沟槽103的这些部分。本领域技术人员将意识到，上述用于形成掩蔽层的工艺和材料并不是用于保护部分衬底101的部分同时暴露衬底101的用于形成沟槽103的其他部分的唯一方法。诸如图案化和显影的光刻胶的任何合适的工艺可以用于暴露衬底101的将要去除的从而形成第一沟槽103的部分。所有此类方法都完全旨在包括在本实施例的范围内。一旦已经形成和图案化掩蔽层，则在衬底101中形成第一沟槽103。可以通过诸如反应离子刻蚀(RIE)的合适的工艺去除暴露的衬底101以在衬底101中形成第一沟槽103，但是可以使用任何合适的工艺。在实施例中，第一沟槽103可以形成为具有从衬底101表面处开始的小于约(诸如约)的第一+度。然而，如本领域普通技术人员将意识到，形成第一沟槽103的上述工艺仅仅是一个潜在的工艺，并且不意味着是唯一的实施例。相反，可以利用形成第一沟槽103的任何合适的工艺，并且可以使用包括任何数量的掩蔽和去除步骤的任何合适的工艺。除了形成第一沟槽103之外，掩蔽和蚀刻工艺从衬底101的未去除的那些部分额外地形成鳍107。为了简便起见，鳍107在图中示出为通过虚线与衬底101分离，但是分离的物理表示可以存在或可以不存在。如下所述，可以使用这些鳍107以形成多栅极FinFET晶体管的沟道区。尽管图1仅示出由衬底101形成的三个鳍107，但是可以使用任何数量的鳍107。鳍107可以形成为使得它们在衬底101的表面处具有介于约5nm和约80nm之间(诸如约30nm)的宽度。此外，鳍107可以彼此间隔开介于约10nm和约100nm之间(诸如约50nm)的距离。通过以这种方式间隔开鳍107，每个鳍107均可以形成单独的沟道区，同时仍然足够接近以共享公共栅极(下面进一步讨论)。一旦已经形成第一沟槽103和鳍107，可以用介电材料填充第一沟槽103，并且可以在本文档来自技高网...

【技术保护点】
一种制造半导体器件的方法，所述方法包括：形成至源极/漏极区的第一接触件，所述源极/漏极区邻近第一间隔件的至少一部分并且与所述第一间隔件的所述至少一部分齐平，所述第一间隔件邻近栅电极；在所述栅电极上方形成介电层；图案化所述介电层以形成穿过所述介电层的第一开口，所述第一开口暴露所述第一接触件；用介电材料衬垫所述第一开口的侧壁；以及用导电材料填充所述第一开口的剩余部分以形成第二接触件，所述第二接触件延伸穿过所述介电材料以与所述第一接触件接触。

【技术特征摘要】
2016.08.03 US 62/370,564;2016.10.07 US 62/405,700;1.一种制造半导体器件的方法，所述方法包括：形成至源极/漏极区的第一接触件，所述源极/漏极区邻近第一间隔件的至少一部分并且与所述第一间隔件的所述至少一部分齐平，所述第一间隔件邻近栅电极；在所述栅电极上方形成介电层；图案化所述介电层以形成穿过所述介电层的第一开口，所述第一开口暴露所述第一接触件；用介电材料衬垫所述第一开口的侧壁；以及用导电材料填充所述第一开口的剩余部分以形成第二接触件，所述第二接触件延伸穿过所述介电材料以与所述第一接触件接触。2.根据权利要求1所述的方法，还包括：在衬垫所述第一开口的所述侧壁之后图案化所述介电材料以暴露所述第一接触件。3.根据权利要求1所述的方法，其中，衬垫所述第一开口的所述侧壁包括至少部分地实施原子层沉积工艺。4.根据权利要求1所述的方法，其中，所述介电材料具有大于约0.5nm的厚度。5.根据权利要求1所述的方法，其中，所述第二接触件在第一界面处接触所述第一接触件，并且在所述第一界面处，所述第一接触件具有第一宽度，并且所述第二接触件具有小于所述第一宽度的第二宽度。6.一种制造半导体器件的方法，所述方法包括：在衬底上方的半导体鳍上方形成栅叠件和第一间隔...

【专利技术属性】
技术研发人员：张哲诚，郑凯予，林志翰，杨心怡，曾鸿辉，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71