半导体器件和方法技术

提供了半导体器件和制造方法。靠近间隔件形成源极/漏极区，间隔件邻近栅电极。通过注入掩模向源极/漏极区和第一间隔件内实施注入，在间隔件内形成注入区域。本发明专利技术实施例涉及半导体器件和方法。

Semiconductor devices and methods

A semiconductor device and a manufacturing method are provided. The source / drain zone is formed near the spacer, and the spacer is adjacent to the gate electrode. The injection area is formed within the spacer by injecting the injection mask into the source / drain zone and the first spacer. An embodiment of the invention relates to a semiconductor device and a method.

【技术实现步骤摘要】
半导体器件和方法
本专利技术实施例涉及半导体器件和方法。
技术介绍
半导体器件用于各种电子应用中，诸如例如，个人计算机、手机、数码相机和其他电子设备。通常通过以下步骤来制造半导体器件：在半导体衬底上方相继沉积绝缘或介电层、导电层和半导体材料层；以及使用光刻来图案化各个材料层，以在各个材料层上形成电路组件和元件。半导体工业通过不断减小最小化部件尺寸来继续提高各种电子组件(如，晶体管、二极管、电阻器、电容器等)的集成密度，这允许更多的组件集成到给定的面积中。然而，随着最小部件尺寸减小，应该解决产生的额外的问题。
技术实现思路
根据本专利技术的一个实施例，提供了一种制造半导体器件的方法，所述方法包括：邻近第一间隔件制造第一源极/漏极区，所述第一间隔件邻近栅电极；形成暴露所述第一源极/漏极区的开口；以及在形成所述开口之后，在所述第一源极/漏极区和所述第一间隔件内注入掺杂剂，其中，注入所述掺杂剂在所述第一间隔件内形成第一注入区。根据本专利技术的另一实施例，还提供了一种制造半导体器件的方法，所述方法包括：在半导体鳍上方形成栅极堆叠件，所述栅极堆叠件包括栅电极；在所述半导体鳍上方并且邻近所述栅极堆叠件形成第一间隔件；去除所述半导体鳍的被所述第一间隔件暴露的部分；再生长源极/漏极区；形成开口以暴露所述源极/漏极区的部分；在所述栅极堆叠件上方形成注入掩模，其中，在形成所述注入掩模之后，所述源极/漏极区的被所述开口暴露的所述部分保持被暴露；以及在所述源极/漏极区和所述第一间隔件内直接注入第一掺杂剂。根据本专利技术的又一实施例，还提供了一种半导体器件，包括：邻近栅电极的第一间隔件，位于衬底上方，所述第一间隔件具有远离所述栅电极的第一侧壁，所述第一侧壁包括：邻近所述衬底的第一直部；和邻近所述第一直部的第二直部，其中，所述第二直部远离所述衬底以与所述第一直部不同的角度延伸；第一注入区，沿着所述第二直部中的所述第一侧壁；源极/漏极区，邻近所述第一直部；以及第一接触件，与所述源极/漏极区电连接并且至少部分地在所述第一间隔件上方延伸。附图说明当结合附图进行阅读时，根据下面详细的描述可以更好地理解本专利技术的实施例。应该强调的是，根据工业中的标准实践，对各种部件没有按比例绘制并且仅仅用于说明的目的。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或缩小。当结合附图进行阅读时，根据下面详细的描述可以最佳地理解本专利技术的方面。应该强调的是，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚地讨论，各个部件的尺寸可以任意地增加或减少。图1示出了根据一些实施例的形成FinFET器件的工艺中的步骤。图2A至图2B示出了根据一些实施例的源极/漏极区的形成。图3示出了根据一些实施例的第一开口的形成。图4示出了根据一些实施例的注入工艺。图5示出了根据一些实施例的第一接触件的形成。图6A至图6B示出了根据一些实施例的层间电介质的形成之前的注入。图7示出了根据一些实施例的接缝的形成。具体实施方式以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件形成为直接接触的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可在各个实例中重复参考标号和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等的空间相对术语，以便于描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而在此使用的空间相对描述符可以同样地作相应的解释。现在参照图1，示出了诸如finFET器件的半导体器件100的立体图。在实施例中，finFET器件100包括衬底101，该衬底具有在其中形成的第一沟槽103。尽管可以使用诸如绝缘体上半导体(SOI)、应变SOI和绝缘体上硅锗的其它衬底，衬底101可以是硅衬底。尽管在其它实施例中，衬底101可以是n型半导体，衬底101可以是p型半导体。作为第一隔离区105的最终形成中的初始步骤，可以形成第一沟槽103。可以使用掩蔽层连同合适的蚀刻工艺形成第一沟槽103(未在图1中单独地示出)。例如，掩蔽层可以是硬掩模，硬掩模包括通过诸如化学汽相沉积(CVD)的工艺形成的氮化硅，尽管可以利用诸如氧化物、氮氧化物、碳化硅以及它们的组合等的其他材料以及诸如等离子体增强化学汽相沉积(PECVD)、低压化学汽相沉积(LPCVD)、或甚至形成氧化硅，随后氮化的其他工艺。一旦形成，可以通过合适的光刻工艺图案化掩蔽层以暴露衬底101的将被去除的那些部分以形成第一沟槽103。然而，本领域的普通技术人员将认识到，上述用于形成掩蔽层的工艺和材料不仅仅是可以用于在暴露衬底101的其它部分以用于形成第一沟槽103的同时保护衬底101的部分的方法。诸如图案化和显影光刻胶的其他合适的工艺可以用于暴露将衬底101的被去除的部分以形成第一沟槽103。所有此类方法完全为了包括在这些实施例的范围内。一旦形成且图案化掩蔽层，在衬底101中形成第一沟槽103。可以通过诸如反应离子蚀刻(RIE)的合适的工艺去除暴露的衬底101以在衬底101中形成第一沟槽103，尽管可以使用其他合适的工艺。在实施例中，沟槽103可以形成为从衬底101的表面具有小于约(诸如约)的第一深度。然而，如本领域普通技术人员将认识到的，上述形成第一沟槽103的工艺仅仅一种潜在工艺，并且不意味着仅仅是该实施例。当然，可以利用可以形成第一沟槽103的任何合适的工艺并且可以使用包括任何数量的掩蔽和去除步骤的任何合适的工艺。除了形成第一沟槽103之外，掩蔽工艺和蚀刻工艺从衬底101的未被去除的那些部分附加地形成鳍107。为了方便起见，在附图中鳍107被示出为通过虚线与衬底101分开，尽管分开的物理表示可以或可以不存在。如下所述，这些鳍107可以用于形成多栅极FinFET晶体管的沟道区。尽管图1仅示出从衬底101形成的三个鳍107，但是可以利用任何数量的鳍107。可以形成鳍107从而它们在衬底101的表面处具有介于约5nm和约80nm之间的宽度，诸如约30nm。附加地，鳍107可以彼此间隔开介于约10nm和约100nm之间的距离，诸如约50nm。通过以这样的方式间隔鳍107，鳍107中的每个可以形成单独的沟道区，而同时仍然足够靠近以共享共用栅极(在下面进一步讨论)。一旦形成了第一沟槽103和鳍107，第一沟槽103可以填充有介电材料并且介电材料可以在第一沟槽103中凹进以形成第一隔离区105。介电材料可以是氧化物材料、高密度等离子体(HDP)氧化物等。在第一沟槽103的可选的清洗和对其内衬(lining)之后，可以通过化学汽相沉积(CVD)方法(例如，HARP工艺)、高密度等离子体CVD方法或者如本领域已知的其他合适的形本文档来自技高网...

【技术保护点】
一种制造半导体器件的方法，所述方法包括：邻近第一间隔件制造第一源极/漏极区，所述第一间隔件邻近栅电极；形成暴露所述第一源极/漏极区的开口；以及在形成所述开口之后，在所述第一源极/漏极区和所述第一间隔件内注入掺杂剂，其中，注入所述掺杂剂在所述第一间隔件内形成第一注入区。

【技术特征摘要】
2016.08.03 US 62/370,591;2016.10.07 US 62/405,726;1.一种制造半导体器件的方法，所述方法包括：邻近第一间隔件制造第一源极/漏极区，所述第一间隔件邻近栅电极；形成暴露所述第一源极/漏极区的开口；以及在形成所述开口之后，在所述第一源极/漏极区和所述第一间隔件内注入掺杂剂，其中，注入所述掺杂剂在所述第一间隔件内形成第一注入区。2.根据权利要求1所述的方法，其中，所述掺杂剂是n型掺杂剂或p型掺杂剂。3.根据权利要求1所述的方法，其中，形成暴露所述第一源极/漏极区的所述开口还去除所述第一间隔件的部分以形成第一倾斜侧壁。4.根据权利要求3所述的方法，其中，所述第一倾斜侧壁具有在10°和85°之间的角度。5.根据权利要求3所述的方法，其中，所述第一注入区从所述第一倾斜侧壁的表面具有在和之间的厚度。6.根据权利要求1所述的方法，还包括退火所述第一源极/漏极区以激活所述掺杂剂，其中，退火所述第一源极/漏极区在所述第一间隔件内形成与所述第一注入区至少部分地重...

【专利技术属性】
技术研发人员：张哲诚，林志翰，曾鸿辉，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71