一种大功率瞬态电压抑制器结构制造技术

本实用新型专利技术涉及一种大功率瞬态电压抑制器结构，包括上片式引线框架、下片式引线框架、芯片，上片式引线框架的下表面与芯片的上表面形成电连接，下片式引线框架的上表面与芯片的下表面形成电连接，芯片包括硅基衬底，处于硅基衬底上表面的外延层，在硅基衬底的下表面覆盖钛镍银底层；以及处于外延层上表面上方的钛镍银金属层，在钛镍银金属层下表面与外延层上表面之间设有层间介质层，所述层间介质层中部开设有贯穿层间介质层上下表面的接触孔，层间介质层的厚度为小于1微米。本实用新型专利技术能够降低层间介质层的起伏度，减少金属层处于接触孔处的受力，避免出现接触孔边缘处的金属层断裂现象，保证产品的浪涌保护能力，及延长抑制器的使用寿命。

A high power transient voltage suppressor structure

【技术实现步骤摘要】
一种大功率瞬态电压抑制器结构
本技术涉及一种大功率瞬态电压抑制器结构。
技术介绍
瞬态电压抑制器(TVS)是当今最有效的保护电源和数据接口(I/O)免受静电和浪涌冲击的半导体器件，而当今智能手机和其他电子设备的快速充电要求很高的电压和电流，使封装从传统的引线形式发展到直接用焊片压焊；传统的引线框架(如图1)要求芯片的正面金属层为铝或者铝铜，通过金属引线将芯片与引线框架进行连接，制作工艺繁琐；而高功率器件两片式引线框架要求芯片的正面金属层为TiNiAg；由于正面TiNiAg金属层比铝或者铝铜金属层更加脆，容易在接触孔边缘出现断裂现象，导致浪涌保护能力的降低甚至器件因断路而失效(如图2中虚线框选部分，则为金属层容易断裂之处)。
技术实现思路
针对上述问题，本技术提供一种结构设计合理且不容易出现接触孔边缘断裂现象的大功率瞬态电压抑制器结构。实现本技术的技术方案如下：一种大功率瞬态电压抑制器结构，包括上片式引线框架、下片式引线框架，以及处于上片式引线框架、下片式引线框架之间的芯片，上片式引线框架的下表面与芯片的上表面形成电连接，下片式引线框架的上表面与芯片的下表面形成电连接，所述芯片包括硅基衬底，处于硅基衬底上表面的外延层，在硅基衬底的下表面覆盖钛镍银底层；以及处于外延层上表面上方的钛镍银金属层，在钛镍银金属层下表面与外延层上表面之间设有层间介质层，所述层间介质层中部开设有贯穿层间介质层上下表面的接触孔，钛镍银金属层沉积穿过接触孔与外延层接触，层间介质层的厚度为小于1微米；上片式引线框架的下表面与钛镍银金属层的上表面形成贴合，下片式引线框架的上表面与钛镍银底层形成贴合。所述上片式引线框架与芯片的贴合处、下片式引线框架与芯片的贴合处以及芯片进行封装，下片式引线框架的下表面处于外部。采用了上述技术方案，本技术采用钛镍银作为金属层，且层间介质层的厚度为小于1微米，以降低贯穿层间介质层上下表面的接触孔的深度，降低层间介质层的起伏度，这样在金属层沉积时或后，减少金属层处于接触孔处的受力，避免出现接触孔边缘处的金属层断裂现象，保证产品的浪涌保护能力，及延长抑制器的使用寿命。附图说明图1为现有技术抑制器的结构示意图；图2为现有技术抑制器于接触孔处的金属层断裂成像示意图；图3为本技术的结构示意图；图4为本技术中芯片的结构示意图；图5为本技术芯片中处于接触孔处的金属层成像示意图；附图中，1为上片式引线框架，2为下片式引线框架，3为芯片，4为绝缘封装件，5为硅基衬底，6为外延层，7为钛镍银金属层，8为层间介质层，9为接触孔。具体实施方式为使本技术实施例的目的、技术方案和优点更加清楚，下面将结合本技术实施例的附图，对本技术实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本技术的一部分实施例，而不是全部的实施例。基于所描述的本技术的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本技术保护的范围。参见图3、4所示，一种大功率瞬态电压抑制器结构，包括上片式引线框架1、下片式引线框架2，以及处于上片式引线框架、下片式引线框架之间的芯片3，上片式引线框架的下表面与芯片的上表面形成电连接，下片式引线框架的上表面与芯片的下表面形成电连接，上片式引线框架与芯片的贴合处、下片式引线框架与芯片的贴合处以及芯片通过绝缘封装件4进行封装，下片式引线框架的下表面处于外部。上片式引线框架处于绝缘封装件外的一端形成弯折端；下片式引线框架呈平面式，以在抑制器装配到使用地方具有较大的接触面积。其中，芯片包括硅基衬底5，处于硅基衬底上表面的外延层6，在硅基衬底的下表面覆盖钛镍银底层；以及处于外延层上表面上方的钛镍银金属层7，在钛镍银金属层下表面与外延层上表面之间设有层间介质层8，层间介质层中部开设有贯穿层间介质层上下表面的接触孔9，钛镍银金属层沉积穿过接触孔与外延层接触，接触孔为从上往下口径逐渐变小的锥形，以避免金属层向下沉积过程中产生沉积死角区域；接触孔的整体形状可以为圆形孔或矩形孔层间介质层的厚度为小于1微米，即接触孔的上下方向的垂直深度小于1微米。具体地，上片式引线框架的下表面与钛镍银金属层的上表面形成贴合，下片式引线框架的上表面与钛镍银底层形成贴合。为了避免钛镍银金属层上表面出现不平坦状态，可以将层间介质层上的接触孔设置呈阵列布置的多个，这样避免钛镍银金属层在向下沉积过程中，由于接触孔口径较大而在钛镍银金属层上表面沉积出较大的凹坑，而通过多个接触孔的阵列布置，可以分担钛镍银金属层向下沉积力，减少钛镍银金属层上表面的凹坑，以保证上片式引线框架与钛镍银金属层的接触面积。如图5示出本技术结构的瞬态电压抑制器件，通过成像检测后，在接触孔边缘处的钛镍银金属层未产生断裂的现象。本文档来自技高网...

【技术保护点】
一种大功率瞬态电压抑制器结构，包括上片式引线框架、下片式引线框架，以及处于上片式引线框架、下片式引线框架之间的芯片，上片式引线框架的下表面与芯片的上表面形成电连接，下片式引线框架的上表面与芯片的下表面形成电连接，其特征在于，所述芯片包括硅基衬底，处于硅基衬底上表面的外延层，在硅基衬底的下表面覆盖钛镍银底层；以及处于外延层上表面上方的钛镍银金属层，在钛镍银金属层下表面与外延层上表面之间设有层间介质层，所述层间介质层中部开设有贯穿层间介质层上下表面的接触孔，钛镍银金属层沉积穿过接触孔与外延层接触，层间介质层的厚度为小于1微米；上片式引线框架的下表面与钛镍银金属层的上表面形成贴合，下片式引线框架的上表面与钛镍银底层形成贴合。

【技术特征摘要】
1.一种大功率瞬态电压抑制器结构，包括上片式引线框架、下片式引线框架，以及处于上片式引线框架、下片式引线框架之间的芯片，上片式引线框架的下表面与芯片的上表面形成电连接，下片式引线框架的上表面与芯片的下表面形成电连接，其特征在于，所述芯片包括硅基衬底，处于硅基衬底上表面的外延层，在硅基衬底的下表面覆盖钛镍银底层；以及处于外延层上表面上方的钛镍银金属层，在钛镍银金属层下表面与外延层上表面之间设有层间介质...

【专利技术属性】
技术研发人员：朱伟东，赵泊然，
申请(专利权)人：江苏应能微电子有限公司，
类型：新型
国别省市：江苏,32