半导体装置制造方法及图纸

在栅沟槽分支的部分中，与直线状的栅沟槽的部分相比，沟槽形成得较深。提供一种半导体装置，其具有：第一导电型的半导体基板；第二导电型的基区，其设置于半导体基板的正面侧；第一沟槽部，其以从半导体基板的正面贯通基区的方式设置；以及，第二导电型的接触区，其在半导体基板的正面侧设置于基区的一部分，并且杂质浓度比基区的杂质浓度高，第一沟槽部在半导体基板的正面具有分支部，分支部以在半导体基板的正面被接触区包围的方式设置。

Semiconductor device

In the branch of the gate groove, the groove is deeper than the part of the straight line grooves. To provide a semiconductor device having a semiconductor substrate of a first conductivity type; the base region of the second conductivity type, which is arranged on the front side of the semiconductor substrate; a first trench portion, which is arranged to from the front of the semiconductor substrate through the base region; and, the contact region of the second conductivity type, a part of the front side in a semiconductor substrate is provided in the base region, and the impurity concentration than the area of the first trench portion has a high branch in front of the semiconductor substrate, the semiconductor substrate to the positive branch is surrounded by setting contact area.

【技术实现步骤摘要】
【国外来华专利技术】半导体装置
本专利技术涉及一种半导体装置。
技术介绍
以往，在IGBT等的半导体装置中，已知有具有分支的栅沟槽的结构(例如，参照专利文献1)。专利文献1：日本特开2012-190938号公报在由栅沟槽分支得到的部分中，与直线状的栅沟槽的部分相比，沟槽形成得更深。
技术实现思路
在本专利技术的一个方式中，提供一种具备第一导电型的基板的半导体装置。在半导体基板的正面侧，可以设置有第二导电型的基区。在半导体基板，可以设置有从半导体基板的正面侧贯通基区的第一沟槽部。在半导体基板的正面侧，可以设置有第二导电型的接触区，所述第二导电型的接触区设置于基区的一部分，且杂质浓度比基区的杂质浓度高。第一沟槽部可以在半导体基板的正面具有分支部。分支部可以以在半导体基板的正面被接触区包围的方式设置。第一沟槽部可以形成为在半导体基板的正面分别包围一个以上的动作区。半导体装置还可以具备第二沟槽部，所述第二沟槽部在半导体基板的正面形成在动作区内，并且与第一沟槽部分离。第一沟槽部可以是连接到栅电极的栅沟槽部，第二沟槽部可以是连接到发射电极的虚设沟槽部。在形成有虚设沟槽部的动作区内，可以形成有第一导电型的发射区。半导体装置还可以具备形成于半导体基板的正面的上方的层间绝缘膜。层间绝缘膜可以在与动作区对置的位置，具有使发射区以及接触区的至少一部分露出的接触孔。栅沟槽部可以形成为在半导体基板的正面分别包围一个以上的抽取区。在各抽取区，可以不形成发射区。抽取区可以经由栅沟槽部与动作区相邻地配置。两个抽取区可以配置于动作区的两侧。在半导体基板的正面，从分支部到发射区的距离可以大于从分支部到接触区的距离。栅沟槽部可以具有朝向虚设沟槽部突出的突出部。栅沟槽部可以具有形成于以从半导体基板的正面贯通基区的方式设置的栅沟槽的内壁的绝缘膜。栅沟槽部可以具有形成于由绝缘膜覆盖内壁的栅沟槽的内部的栅导电部。栅沟槽部可以具有底部侧导电部，所述底部侧导电部在由绝缘膜覆盖内壁的栅沟槽的内部，形成于与栅导电部相比更靠近栅沟槽的底部侧的位置，并且与栅导电部绝缘。虚设沟槽部可以具有形成于以从半导体基板的正面贯通基区的方式设置的虚设沟槽的内壁的绝缘膜。虚设沟槽部可以具有形成于由绝缘膜覆盖内壁的虚设沟槽的内部的虚设导电部。对于虚设沟槽部而言，底部侧导电部可以在半导体基板的内部与虚设导电部连接。底部侧导电部可以在分支部具有向下方突出的突出导电部。第一沟槽部可以具有形成于以从半导体基板的正面贯通基区的方式设置的沟槽的内壁的绝缘膜。第一沟槽部的分支部的底部中的绝缘膜的厚度可以比第一沟槽部的分支部以外的底部中的绝缘膜的厚度厚。在半导体基板还可以具备形成于基区的下方的积蓄区。第一沟槽部可以以贯通积蓄区的方式设置。可以以包围分支部的方式，在积蓄区设置有周边区，在所述周边区中，与第一沟槽部接触的位置的积蓄区的深度方向的厚度比从相邻的第一沟槽部沿着水平面方向距离最远的位置的积蓄区的厚度薄。需要说明的是，上述
技术实现思路
没有列举本专利技术的所有特征。另外，这些特征组的子组合也可成为本专利技术。附图说明图1A是表示本专利技术的实施方式的半导体装置100的构成例的图。图1B是表示图1A的A-A截面的图。图2是分支部110的周边的放大图。图3是半导体装置100的立体截面图。图4是表示半导体装置100的xz截面的一个例子的图。图5是表示半导体装置100的yz截面的一个例子的图。图6是表示半导体装置100的另一个构成例的图。图7是图6中所示的半导体装置100的立体截面图。图8是表示半导体装置100的另一个构成例的图。图9是图8中所示的半导体装置100的立体截面图。图10是表示半导体装置100的另一个构成例的立体截面图。图11是表示半导体装置100的另一个构成例的立体截面图。图12是表示半导体装置100的另一个构成例的图。图13是表示图12中的B-B截面的图。图14是表示A-A截面的另一个例子的图。图15是表示A-A截面的另一个例子的图。符号说明10：半导体基板，12：发射区，14：基区，15：接触区，16：积蓄区，18：漂移区，20：缓冲区，22：集电区，24：集电电极，26：层间绝缘膜，30：虚设沟槽部，32：绝缘膜，34：虚设导电部，36：虚设沟槽，40：栅沟槽部，42：绝缘膜，43：膜厚区，44：栅导电部，46：栅沟槽，48：底部侧导电部，49：突出区，52：发射电极，54：接触孔，55：接触孔，60：突出部，70：周边区，100：半导体装置，110：分支部，111：顶点，120：动作区，130：抽取区具体实施方式以下，通过专利技术的实施方式对本专利技术进行说明，但以下的实施方式不限定专利权利要求的专利技术。另外，在实施方式中所说明的特征的全部组合未必都是本专利技术的解决方案所必须的。图1A是表示本专利技术的实施方式的半导体装置100的构成例的图。图1B表示图1A的A-A截面。半导体装置100是具有IGBT(InsulatedGateBipolarTransistor：绝缘栅双极型晶体管)以及FWD(FreeWheelDiode：续流二极管)等半导体元件的半导体晶片。图1A中示意性地表示，半导体装置100的正面中形成有半导体元件的有源区的一部分。在半导体装置100的正面，重复形成有图1A所示的结构。半导体装置100可以以包围有源区的方式具有耐压结构部。有源区是指在将半导体装置100控制为导通状态的情况下有电流流通的区域。耐压结构部缓解半导体基板的正面侧的电场集中。耐压结构部具有例如保护环、场板、降低表面电场以及将它们组合而得到的结构。本例的半导体装置100在芯片的正面侧具备栅沟槽部40、虚设沟槽部30、发射区12、接触区15、接触孔54以及接触孔55。栅沟槽部40是第一沟槽部的一个例子，虚设沟槽部30是第二沟槽部的一个例子。栅沟槽部40、虚设沟槽部30、发射区12以及接触区15在半导体基板的正面侧，形成于半导体基板的内部。在本例中半导体基板具有第一导电型。第一导电型的一个例子是n型。在半导体基板的正面侧，形成有第二导电型的基区。但是，在图1A所示的范围中，基区没有在半导体基板的正面露出。第二导电型的一个例子是p型。应予说明，在各例中说明的基板、区域以及其他的部分导电型可以分别是相反的导电型。发射区12在基区的一部分形成为在半导体基板的正面露出。本例的发射区12是杂质浓度比半导体基板高的n+型。接触区15在基区的一部分，形成为在半导体基板的正面露出。本例的接触区15是杂质浓度比基区高的p+型。发射区12以及接触区15在半导体基板的正面分别形成为带状，且在预定的排列方向交替形成。栅沟槽部40以及虚设沟槽部30以从半导体基板的正面侧贯通基区的方式设置。设置于形成有发射区12或者接触区15的区域的栅沟槽部40以及虚设沟槽部30还贯通发射区12或者接触区15。栅沟槽部40具有形成于栅沟槽的内壁的绝缘膜42、以及形成于由绝缘膜42覆盖内壁的栅沟槽的内部的栅导电部44。栅导电部44作为控制沟道的栅电极而发挥功能。另外，虚设沟槽部30具有形成于虚设沟槽的内壁的绝缘膜32、以及形成于由绝缘膜32覆盖内壁的虚设沟槽的内部的虚设导电部34。栅导电部44以及虚设导电部34由例如多晶硅形成。栅沟槽部40在半导体基板的正面具有分支部110。分支部110是指在本文档来自技高网...

【技术保护点】
一种半导体装置，其特征在于，具备：第一导电型的半导体基板；第二导电型的基区，其设置于所述半导体基板的正面侧；第一沟槽部，其以从所述半导体基板的正面贯通所述基区的方式设置；以及第二导电型的接触区，其在所述半导体基板的正面侧设置于所述基区的一部分，并且杂质浓度比所述基区的杂质浓度高，所述第一沟槽部在所述半导体基板的正面具有分支部，所述分支部以在所述半导体基板的正面被所述接触区包围的方式设置。

【技术特征摘要】
【国外来华专利技术】2015.12.11 JP 2015-242474;2016.08.12 JP 2016-158921.一种半导体装置，其特征在于，具备：第一导电型的半导体基板；第二导电型的基区，其设置于所述半导体基板的正面侧；第一沟槽部，其以从所述半导体基板的正面贯通所述基区的方式设置；以及第二导电型的接触区，其在所述半导体基板的正面侧设置于所述基区的一部分，并且杂质浓度比所述基区的杂质浓度高，所述第一沟槽部在所述半导体基板的正面具有分支部，所述分支部以在所述半导体基板的正面被所述接触区包围的方式设置。2.根据权利要求1所述的半导体装置，其特征在于，所述第一沟槽部形成为在所述半导体基板的正面分别包围一个以上的动作区，所述半导体装置还具备：第二沟槽部，所述第二沟槽部在所述半导体基板的正面形成在所述动作区内，并且与所述第一沟槽部分离。3.根据权利要求2所述的半导体装置，其特征在于，所述第一沟槽部是连接到栅电极的栅沟槽部，所述第二沟槽部是连接到发射电极的虚设沟槽部。4.根据权利要求3所述的半导体装置，其特征在于，在形成有所述虚设沟槽部的所述动作区内，形成有第一导电型的发射区。5.根据权利要求4所述的半导体装置，其特征在于，还具备：形成于所述半导体基板的正面的上方的层间绝缘膜，所述层间绝缘膜在与所述动作区对置的位置具有使所述发射区以及所述接触区的至少一部分露出的接触孔。6.根据权利要求4或5所述的半导体装置，其特征在于，所述栅沟槽部形成为在所述半导体基板的正面分别包围一个以上的抽出区，在各所述抽出区，不形成所述发射区。7.根据权利要求6所述的半导体装置，其特征在于，所述抽出区经由所述栅沟槽部与所述动作区相邻地配置。8.根据权利要求7所述的半导体装置，其特征在于，两个所述抽出区配置于所述动作区的两侧。9.根据权利要求4～8中任一项所述的半导体装置，其特征在于，在所述...

【专利技术属性】
技术研发人员：内藤达也，
申请(专利权)人：富士电机株式会社，
类型：发明
国别省市：日本,JP