具有罩层的气隙互连以及形成的方法技术

公开了具有罩层的气隙互连结构和用于形成这种气隙互连结构的方法。提供了具有电介质层的衬底，该电介质层具有在其中形成的多个互连。每个互连被阻挡层密闭。在电介质层上形成硬掩膜，且图案化该硬掩膜以暴露出在相邻的互连之间的期望气隙的电介质层。蚀刻电介质层以形成沟槽，其中该蚀刻工艺另外蚀刻阻挡层的至少一部分，以暴露出每个相邻的铜互连的侧表面的一部分。将罩层化学镀到顶表面的暴露部分和侧表面的暴露部分上，以重新密封互连。在器件之上形成间隙密封电介质层，从而密封沟槽以形成气隙。

【技术实现步骤摘要】
具有罩层的气隙互连以及形成的方法本申请为分案申请，其原申请是2014年6月26日进入中国国家阶段、国际申请日为2011年12月29日的国际专利申请PCT/US2011/067906，该原申请的中国国家申请号是201180075949.2，专利技术名称为“具有罩层的气隙互连以及形成的方法”。
本专利技术通常涉及半导体器件的制造。特别地，本专利技术的实施例涉及具有防止互连材料的扩散和电迁移以提高互连可靠性的罩层的气隙互连。
技术介绍
随着微处理器变得更快和更小，集成电路(IC)变得更加复杂且部件变得更加密集。由发送和/或接收电信号所通过的导电迹线和过孔(共同地称作“互连”)连接IC部件。通过镶嵌工艺典型地形成互连，由此将导电材料沉积到被蚀刻到半导体衬底中的孔和沟槽中。周围材料将每个互连与邻近的互连电绝缘。然而，衬底材料的电介质性质能够使得相邻的互连之间电容耦合，这增加了芯片功率要求和对信号传输的干扰。随着器件尺寸减小，互连尺寸和间距也减小，这导致增大的电流密度和电阻，以及电迁移、电容耦合和RC延迟的较大风险。此外，互连材料可以扩散到周围电介质材料中，从而降低电介质绝缘能力且导致在相邻的互本文档来自技高网...

【技术保护点】
一种集成电路结构，包括：位于层间电介质层中的第一互连、沿着所述第一互连的底部和侧壁的第一阻挡层、以及沿着所述第一互连的顶表面的第一罩层，其中所述第一互连的所述第一罩层和所述第一阻挡层在所述第一互连的一个侧壁上会合；位于所述层间电介质层中的第二互连、沿着所述第二互连的底部和侧壁的第二阻挡层、以及沿着所述第二互连的顶表面的第二罩层，所述第二互连与所述第一互连横向相邻并且分开，其中所述第二互连的所述第二罩层和所述第二阻挡层在所述第二互连的两个侧壁上都会合；位于所述第一互连的一部分之上但不位于所述第二互连之上的硬掩膜层；共形衬层，所述共形衬层位于所述硬掩膜层上，位于所述第一罩层上，沿着所述第一互连的所...

【技术特征摘要】
1.一种集成电路结构，包括：位于层间电介质层中的第一互连、沿着所述第一互连的底部和侧壁的第一阻挡层、以及沿着所述第一互连的顶表面的第一罩层，其中所述第一互连的所述第一罩层和所述第一阻挡层在所述第一互连的一个侧壁上会合；位于所述层间电介质层中的第二互连、沿着所述第二互连的底部和侧壁的第二阻挡层、以及沿着所述第二互连的顶表面的第二罩层，所述第二互连与所述第一互连横向相邻并且分开，其中所述第二互连的所述第二罩层和所述第二阻挡层在所述第二互连的两个侧壁上都会合；位于所述第一互连的一部分之上但不位于所述第二互连之上的硬掩膜层；共形衬层，所述共形衬层位于所述硬掩膜层上，位于所述第一罩层上，沿着所述第一互连的所述一个侧壁，位于所述第一互连与所述第二互连之间的层间电介质层上，沿着所述第二互连的一个侧壁，并且位于所述第二罩层上；位于沿着所述第一互连的所述一个侧壁的共形衬层与沿着所述第二互连的所述一个侧壁的共形衬层之间的气隙；以及位于所述共形衬层的一部分上的间隙密封层，所述间隙密封层位于所述气隙的上方。2.根据权利要求1所述的集成电路结构，其中所述气隙在所述第二互连的顶表面之上延伸。3.根据权利要求1所述的集成电路结构，其中所述气隙在所述第二互连的底表面之下延伸。4.根据权利要求1所述的集成电路结构，其中所述气隙在所述第二互连的顶表面之上延伸并且在所述第二互连的底表面之下延伸。5.根据权利要求1所述的集成电路结构，其中所述第一罩层和所述第二罩层包括钴。6.根据权利要求1所述的集成电路结构，其中所述间隙密封层为碳掺杂氧化物层。7.根据权利要求1所述的集成电路结构，其中所述共形衬层包括硅和碳。8.根据权利要求1所述的集成电路结构，其中从所述第一互连至所述第二互连的间距小于160纳...

【专利技术属性】
技术研发人员：K·费希尔，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国,US