MOS电容器、半导体制造方法以及MOS电容器电路技术

本发明专利技术实施例公开了一种金属氧化物半导体(MOS)电容器。MOS电容器包括前段制程(FEOL)场效应晶体管(FET)和多个中间段制程(MEOL)导电结构。FEOL FET包括设置在半导体衬底中的源极区和漏极区和位于半导体结构上方的栅极。在栅极的顶面上设置多个MEOL导电结构。MEOL导电结构的至少一个与后端制程(BEOL)金属层电断开。本发明专利技术也公开了半导体制造方法和MOS电容器电路。本发明专利技术实施例涉及MOS电容器、半导体制造方法以及MOS电容器电路。

【技术实现步骤摘要】
MOS电容器、半导体制造方法以及MOS电容器电路
本专利技术实施例涉及MOS电容器、半导体制造方法以及MOS电容器电路。
技术介绍
电源噪声、同步开关噪声或动态开关噪声是深亚微米集成电路中最重要的噪声问题之一。该问题源于与其他信号节点连接的电源线上的开关噪声。然而，降低电源噪声的最有效的途径是使用去耦电容器过滤出正电源电压和互补(complimentary)下部电源电压之间的噪声耦合。这样的电源噪声可能由高密度IC中的晶体管引起，该IC需要具有高频的大电流，这会导致突然的电压下降。在IC的电网上可能存在全部和局部的压降。通过提供局部的电流源可减少这种压降。例如，电容器可以用于去耦来自电网的电流冲击，并且因此降低电网上的噪声。现有的去耦电容器具有单位面积上的较低电容和大量的栅极泄漏的缺点。综合权衡电容密度和泄漏电流；具有厚栅极氧化物的MOS电容通常典型地具有较低的电流泄漏以及较低的电容密度。因此，所需要的是具有减少的泄漏但是仍保持单位面积上的高电容和与标准的互补金属氧化物半导体(CMOS)单元的兼容性的去耦电容器。由于电源电压随着缩放技术大大降低，具有薄的栅极氧化物的MOS电容器已经成为一个潜在的选择。本专利技术满足了这种需求。
技术实现思路
根据本专利技术的一个实施例，提供了一种金属氧化物半导体(MOS)电容器，包括：前段制程(FEOL)场效应晶体管(FET)，包括：源极区和漏极区，设置在半导体衬底中；以及栅极，位于所述半导体衬底上方；以及多个中间段制程(MEOL)导电结构，设置在所述栅极的顶面上，其中，所述中间段制程导电结构的至少一个与后段制程(BEOL)金属层电断开。根据本专利技术的另一实施例，还提供了一种金属氧化物半导体(MOS)电容器，包括：前段制程(FEOL)场效应晶体管(FET)，包括：源极区和漏极区，设置在半导体衬底中；以及栅极，位于所述半导体衬底上方；中间段制程(MEOL)导电结构，设置在所述栅极的顶面上，其中，所述中间段制程导电结构电连接至后段制程(BEOL)金属层。根据本专利技术的又一实施例，还提供了一种半导体制造方法，包括：获得半导体衬底；确定位于所述半导体衬底上的金属氧化物半导体(MOS)去耦电容器的区域和非去耦电容器电路的区域；以及对所述半导体衬底实施离子注入；其中，所述金属氧化物半导体去耦电容器的区域中的每个器件具有比所述非去耦电容器电路的区域中的每个器件更低的阈值电压。根据本专利技术的又一实施例，还提供了一种金属氧化物半导体(MOS)电容器电路，包括：前段制程(FEOL)场效应晶体管(FET)，包括：源极区和漏极区，设置在半导体衬底中；和栅极，位于所述半导体衬底上方；以及偏置电路，用于为所述场效应晶体管提供偏压；其中，所述场效应晶体管在累积模式中操作。附图说明当结合附图进行阅读时，从以下详细描述可最佳地理解本专利技术的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。图1是根据本专利技术的实施例的n型MOS去耦电容器的示意图；图2是根据本专利技术的实施例的示例性去耦电容器的顶部布局图；图3(a)是沿着图2的线1-1获取的去耦电容器的示意图；图3(b)是沿着图2的线2-2获取的去耦电容器的示意图；图4是根据本专利技术的另一实施例的示例性去耦电容器的顶部布局图；图5是根据本专利技术的实施例的未掺杂的n型MOS去耦电容器的示意图；图6是示出了根据本专利技术的实施例半导体制造方法的流程图；图7是根据本专利技术的实施例的在累积模式中操作的n型MOS去耦电容器的示意图；图8是根据本专利技术的另一实施例的在累积模式中操作的n型MOS去耦电容器的示意图；图9是根据本专利技术的又一实施例的在累积模式中操作的n型MOS去耦电容器的示意图；以及图10是根据本专利技术的又另一实施例的在累积模式中操作的n型MOS去耦电容器的示意图。具体实施方式以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件以直接接触的方式形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。而且，为了便于描述，在此可以使用诸如“在…下方”、“在…下面”、“下”、“在…之上”、“上”等空间相对术语以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，并且在此使用的空间相对描述符可以同样地作出相应的解释。尽管本专利技术宽泛范围的数值范围和参数设定是近似值，在特定实例中的数值设定被尽可能精确地报告。任何数值，然而，固有地包含某些必然误差，该误差由各自的测试测量结果中发现的标准偏差产生。同样，正如此处使用的术语“约”一般指在给定值或范围的10％、5％、1％或0.5％内。或者，术语“约”意思是在本领域普通的技术人员可以考虑到的可接受的平均标准误差内。除了在操作/工作的实例中，或除非另有明确规定，所有的数值范围、总额、值和百分比，例如用于材料数量、持续时间、温度、操作条件、数额以及本专利技术在此公开的其他型似物，应该被理解为在所有情况下被术语“约”修改。因此，除非有相反规定，本专利技术和所附权利要求所记载的数值参数设定是可以根据要求改变的近似值。至少，每个数值参数应该至少被解释为根据报告的有效数字的数目，并应用普通的四舍五入技术。此处范围可以表示为从一个端点到另一个端点或在两个端点之间。除非另有说明，本专利技术在此公开的所有范围均包含端点。去耦电容器的介绍在集成电路的正常操作期间，从电源消耗(drawn)的功率可以变化。为了适应变化的功率这种类型的需求，同时保持恒定的电源电压电平，集成电路可包括去耦电容器电路。去耦电容器电路可用作局部能量存储储备，从而提供瞬时电流消耗(draw)。使用去耦电容器电路提供的电流可降低电源噪声。例如，集成电路可包括存储芯片、数字信号处理电路、微处理器、专用集成电路、可编程集成电路或其他合适的集成电路。通常情况下，可在集成电路上形成包括不同配置的去耦电容器电路的多个去耦电容器块(例如，不同尺寸和形状的去耦电容器块)。去耦电容器电路可从不同类型电容器(薄的氧化物电容器和厚的氧化物电容器)的组合形成。根据需求，可在许多位置(例如，与I/O电路相邻(作为I/O电路的集成部分)、与对电源变化敏感的电路相邻或在器件上任何期望的位置处)中形成去耦电容器块。如果需要，可在集成电路上形成数十或数百个去耦电容器块。去耦电容器块可用于减少在集成电路上的对应位置处的电源变化。例如，考虑一个情形，其中外部电源向集成电路提供1.2V的正电源电压。集成电路可包括在高数据速率(例如，比1Gbps更大的数据速率)处操作的通信电路。在空闲模式期间，通信电路可从电源消耗(draw)0.5A电流(作为实例)。在传输模式期间，通信本文档来自技高网...

【技术保护点】
一种金属氧化物半导体(MOS)电容器，包括：前段制程(FEOL)场效应晶体管(FET)，包括：源极区和漏极区，设置在半导体衬底中；以及栅极，位于所述半导体衬底上方；以及多个中间段制程(MEOL)导电结构，设置在所述栅极的顶面上，其中，所述中间段制程导电结构的至少一个与后段制程(BEOL)金属层电断开。

【技术特征摘要】
2016.07.01 US 15/200,4241.一种金属氧化物半导体(MOS)电容器，包括：前段制程(FEOL)场效应晶体管(FET)，包括：源极区...

【专利技术属性】
技术研发人员：刘思麟，洪照俊，彭永州，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71