一种低损耗耦合电容器的装置和方法制造方法及图纸

一种低损耗耦合电容器结构，包括n型变容二极管(NVAR)构造(100)和p型变容二极管(PVAR)构造(200)。所述NVAR构造(100)中的结构包括掺杂p型半导体基板(Psub)(106)、所述Psub(106)中的深度掺杂n型半导体阱(DNW)(105)和所述DNW中的掺杂p型半导体阱(P阱)(104)。所述电路结构还包括P阱(104)内的掺杂p型半导体材料的源极端子(102)和所述P阱(104)中的所述掺杂p型半导体材料的漏极端子(101)。此外，所述电路结构包括在所述P阱(104)的表面上的绝缘栅极(103)，包含多层金属线(107)的金属图案，以及通过所述金属线(107)的多个通孔(108)。所述通孔(108)为将所述金属线(107)连接到所述栅极(103)、所述源极端子(102)和所述漏极端子(101)的接点。

A device and method for low loss coupling capacitor

A low loss coupling capacitor structure, including the N type varactor (NVAR) structure (100) and the P type varactor (PVAR) construction (200). The structure of the NVAR structure (100) includes the doping of P type semiconductor substrate (Psub) (106), the deep doped n type semiconductor well (DNW) (105) in the Psub (106) and the doped P type semiconductor well (P well) (104) in the DNW. The circuit structure also includes the drain terminal (101) of the doped P type semiconductor material source terminal (102) and the doped P type semiconductor material in the P well (104) and the P well (104). Besides, the circuit structure comprises an insulated gate (103) on the surface of the P well (104), a metal pattern containing a multilayer metal wire (107), and a plurality of through holes (108) through the metal wire (107). The through hole (108) is a connection to the metal line (107) connected to the gate (103), the source terminal (102) and the drain terminal (101).

【技术实现步骤摘要】
【国外来华专利技术】一种低损耗耦合电容器的装置和方法相关申请案交叉申请本申请要求2015年04月15日提交的专利技术名称为“一种低损耗耦合电容器的装置和方法”的第14/687,549号美国非临时专利案的在先申请优先权，该在先申请的全部内容以引用的方式并入本文本中。
本专利技术涉及金属氧化物半导体(metal-oxide-semiconductor，MOS)电容器设计，在具体实施例中，涉及一种可用于射频(radiofrequency，RF)或其他应用的低损耗耦合电容器的装置和方法。
技术介绍
耦合电容器是一种可以用于隔离一个电路块直流(directcurrent，DC)偏置与另一电路块DC偏置的电容器。例如，在模拟电路中，耦合电容器用于连接两个电路，从而使仅来自第一电路的AC信号可以通往下一个电路，而DC则被阻塞。这种技术有助于隔离这两个耦合电路的DC偏置设置。在另一个示例中，耦合电容器可以用于数字电路中的AC耦合，以传输具有零DC分量的数字信号，也可以称为DC平衡信号。DC平衡波形在通信系统中非常有用，因为它们可以在AC耦合电气连接上使用，从而避免电压不平衡问题以及联网系统或组件之间的电荷积累。需要改进耦合电容器设计来减少损耗并且提高耦合效率，同时还使电容器结构的设计尺寸降到最小。例如，这可以在紧凑型设备中用于减小尺寸和降低功耗。
技术实现思路
根据根据一个实施例，耦合电容器的电路结构包括掺杂p型半导体基板(p-dopedsemiconductorsubstrate，Psub)、所述Psub中的深度掺杂n型半导体阱(deepn-dopedsemiconductorwell，DNW)和所述DNW中的掺杂p型半导体阱(P阱)。所述电路结构还包括从所述P阱的表面延伸到所述P阱中的掺杂p型半导体材料的第一块，以及从所述P阱的所述表面延伸到所述P阱中的所述掺杂p型半导体材料的第二块。所述第一块为源极端子，所述第二块为漏极端子。此外，所述电路结构包括在所述源极和所述漏极之间的所述P阱上的绝缘层，作为所述栅极的所述绝缘层的表面上的导体材料，包括近似平行于所述表面的多层金属线的金属图案，以及穿过所述金属线且垂直于所述金属线的多个通孔。最低级的通孔为将所述金属线连接到所述栅极、所述源极端子和所述漏极端子的接点。根据根据另一个实施例，耦合电容器的电路结构包括Psub和所述Psub中的掺杂n型半导体阱(N阱)。所述电路结构还包括从所述N阱的表面延伸到所述N阱中的掺杂n型半导体材料的第一块，以及从所述N阱的所述表面延伸到所述N阱中的所述掺杂n型半导体材料的第二块。所述第一块作为源极端子，所述第二块为漏极端子。此外，所述电路结构还包括在所述源极和所述漏极之间的所述N阱的所述表面上的绝缘层，作为所述栅极的所述绝缘层的表面上的导体材料，包括近似平行于所述表面的多层金属线的金属图案，以及穿过所述金属线且垂直于所述金属线的多个通孔。接点将所述金属线连接到所述栅极、所述源极端子和所述漏极端子。根据根据另一个实施例，一种在n型变容二极管(NVAR)构造中制作耦合电容器结构的方法，包括在Psub中构成DNW，在所述DNW中构成掺杂p型半导体阱(P阱)，在所述P阱的表面上放置绝缘体，然后在所述绝缘体的表面上放置金属栅极。所述方法还包括在所述P阱的所述表面内的所述P阱内，在所述绝缘体和金属栅极的一侧构成掺杂p型半导体源极端子，以及在所述绝缘体和金属栅极的相反侧构成掺杂p型半导体漏极端子。多层金属线覆盖在所述金属栅极和所述源极/漏极端子上。进一步地，多个通孔垂直于所述层进行插入，并将所述金属线与所述金属栅极、所述掺杂p型半导体源极端子和所述掺杂p型半导体漏极端子连接。根据再一个实施例，一种在p型变容二极管(p-typevaractor，PVAR)构造中制作耦合电容器结构的方法，包括在Psub中构成N阱，在所述N阱的表面上放置绝缘体，然后再设置金属栅极，在所述P阱的表面内的所述N阱内，在所述绝缘体/金属栅极的一侧构成掺杂n型半导体源极端子，以及在所述绝缘体和金属栅极的相反侧构成掺杂n型半导体漏极端子。所述方法还包括将多层金属线覆盖在所述金属栅极和所述源极/漏极端子上。进一步地，多个通孔垂直于所述层进行插入，并将所述金属线连接到所述金属栅极、所述掺杂n型半导体源极端子和所述掺杂n型半导体漏极端子。上文相当宽泛地概述了本专利技术的实施例的特征，目的是让人能更好地理解下文对本专利技术的详细描述。下文中将描述本专利技术的实施例的额外特征和优点，其构成本专利技术的权利要求书的标的物。所属领域的技术人员应了解，所公开的概念和具体实施例可容易地用作修改或设计用于实现本专利技术的相同目的的其他结构或过程的基础。所属领域的技术人员还应意识到，此类等效构造不脱离所附权利要求书中所提出的本专利技术的精神和范围。附图说明为了更完整地理解本专利技术及其优点，现在参考下文结合附图进行的描述，其中：图1为n型变容二极管(n-typevaractor，NVAR)构造中的电容器结构的实施例的横截面侧视图；图2为p型变容二极管(p-typevaractor，PVAR)构造中的电容器结构的实施例的横截面侧视图；图3示出了用于栅极连接和源极/漏极连接的金属图案的实施例的顶视图；图4为电容器阵列布局的实施例的顶视图；图5示出了用于栅极和源极/漏极连接的金属图案的实施例的等距视图；图6示出了一种在NVAR构造中制作低损耗耦合电容器结构的方法的实施例；图7示出了一种在PVAR构造中制作低损耗耦合电容器结构的方法的实施例。除非另有指示，否则不同图中的对应标号和符号通常指代对应部分。绘制各图是为了清楚地说明实施例的相关方面，因此未必是按比例绘制的。具体实施方式下文将详细论述当前优选实施例的制作和使用。然而，应了解，本专利技术提供可在各种具体上下文中体现的许多适用的专利技术性概念。所论述的具体实施例仅仅说明用以实施和使用本专利技术的具体方式，而不限制本专利技术的范围。本文提供了用于低损耗耦合电容器结构的实施例，可以使用金属氧化物半导体(metal–oxide–semiconductor，MOS)技术或其他合适的集成电路制造工艺来构造。实施例包括n型变容二极管(n-typevaractor，NVAR)构造和p型变容二极管(p-typevaractor，PVAR)构造。构造的选择取决于电路情况和所需应用。变容二极管是一种具有可变电容的二极管，该可变电容随着应用在其端子上的电压的函数而变化。变容二极管可以用作电压控制电容器，例如用于电压控制振荡器、参量放大器和频率乘法器中，这些可以用在例如无线发射器或信号调制器里。在NVAR和PVAR构造中，多个栅极和源极/漏极连接分别通过用于栅极和源极/漏极连接的交织金属图案的堆叠层来实现。结构设计可以减少电阻和寄生电容，从而降低电容器的损耗。可以通过反向偏置结构阱电容来减少寄生电容。进一步地，金属图案被设计用以增强所需电容，减少寄生电容。该结构也允许将阵列中的多个耦合电容器集成在尺寸紧凑的芯片上，从而实现每个区域的高电容。这种结构可以用于射频(radiofrequency，RF)或无线信号应用，例如提供低损耗RF差分信号路径。可以通过将电容器放置在隔离阱中来适应差分信号。图1示出了NVAR构造100中的电容器结构(电路)的一个实本文档来自技高网...

【技术保护点】
一种耦合电容器的电路结构，其特征在于，包括：掺杂p型半导体基板(p‑doped semiconductor substrate，Psub)；所述Psub中的深度掺杂n型半导体阱(deep n‑doped semiconductor well，DNW)；所述DNW中的掺杂p型半导体阱(P阱)；从所述P阱的表面延伸到所述P阱中的掺杂p型半导体材料的第一块，其中所述第一块为源极端子；从所述P阱的所述表面延伸到所述P阱中的所述掺杂p型半导体材料的第二块，其中所述第二块为漏极端子；在所述源极端子和所述漏极端子之间的P阱上的绝缘体块；在所述源极端子和所述漏极端子之间的所述绝缘体块上的导体材料，其中所述导体材料为栅极；包括近似平行于所述表面的多层金属线的金属图案，以及穿过所述金属线且垂直于所述金属线的多个通孔，其中所述通孔(接点)将所述金属线连接到所述栅极、所述源极端子和所述漏极端子。

【技术特征摘要】
【国外来华专利技术】2015.04.15 US 14/687,5491.一种耦合电容器的电路结构，其特征在于，包括：掺杂p型半导体基板(p-dopedsemiconductorsubstrate，Psub)；所述Psub中的深度掺杂n型半导体阱(deepn-dopedsemiconductorwell，DNW)；所述DNW中的掺杂p型半导体阱(P阱)；从所述P阱的表面延伸到所述P阱中的掺杂p型半导体材料的第一块，其中所述第一块为源极端子；从所述P阱的所述表面延伸到所述P阱中的所述掺杂p型半导体材料的第二块，其中所述第二块为漏极端子；在所述源极端子和所述漏极端子之间的P阱上的绝缘体块；在所述源极端子和所述漏极端子之间的所述绝缘体块上的导体材料，其中所述导体材料为栅极；包括近似平行于所述表面的多层金属线的金属图案，以及穿过所述金属线且垂直于所述金属线的多个通孔，其中所述通孔(接点)将所述金属线连接到所述栅极、所述源极端子和所述漏极端子。2.根据权利要求1所述的电路结构，其特征在于，还包括：所述DNW中的至少一个第二P阱；作为第二源极端子的所述掺杂p型半导体材料的另一块，所述第二源极端子从所述第二P阱的表面延伸到所述第二P阱中；作为第二漏极端子的所述掺杂p型半导体材料的另一块，所述第二漏极端子从所述第二P阱的所述表面延伸到所述第二P阱中；作为第二栅极的所述导体材料的另一块，所述第二栅极位于所述第二源极端子和所述第二漏极端子之间的所述第二P阱的所述表面，其中所述通孔还将所述金属线连接到所述第二栅极、所述第二源极端子和所述第二漏极端子。3.根据权利要求1所述的电路结构，其特征在于，所述金属线在所述金属图案的连续层的方向为相互近似垂直。4.根据权利要求1所述的电路结构，其特征在于，所述金属图案的每层中的所述金属线近似平行。5.根据权利要求1所述的电路结构，其特征在于，每层中的所述金属线包括交替的第一线和第二线，所述第一线通过所述通孔连接到所述栅极，所述第二线通过所述通孔连接到所述源极端子和所述漏极端子。6.根据权利要求1所述的电路结构，其特征在于，所述DNW比所述P阱掺杂得更多。7.根据权利要求1所述的电路结构，其特征在于，所述栅极的对端侧壁与所述源极端子和所述漏极端子的侧壁相邻。8.根据权利要求1所述的电路结构，其特征在于，所述金属图案的多层中的所述金属线拥有不同的尺寸，包括不同间隔、不同宽度、不同深度和不同长度中的至少一个。9.根据权利要求1所述的电路结构，其特征在于，来自所述表面的所述金属图案的高层中的所述金属线比低金属层中的所述金属线具有更大的宽度和更大的间隔。10.根据权利要求1所述的电路结构，其特征在于，所述栅极和所述源极端子和漏极端子连接至直流(directcurrent，DC)通孔，所述Psub接地，所述DNW通过电阻器连接至电源。11.一种耦合电容器的电路结构，其特征在于，包括：掺杂p型半导体基板(p-dopedsemiconductorsubstrate，Psub)；所述Psub中的掺杂n型半导体阱(N阱)；从所述N阱的表面延伸到N阱中的掺杂n型半导体材料的第一块，其中所述第一块作为源极端子；从所述N阱的所述表面延伸到所述N阱中的掺杂n型半导体材料的第二块，其中所述第二块为漏极端子；在所述源极端子和所述漏极端子之间的N阱上的绝缘体块；在所述源极端子和所述漏极端子之间的所述绝缘体块上的导体材料，其中所述导体材料为栅极；包括近似平行于所述表面的多层金属线的金属图案，以及穿过所述金属线且垂直于所述金属线的多个通孔，其中所述通孔将所述金属线连接到所述栅极、所述源极端子和所述漏极端子。12.根据权利要求11所述的电路结构，其特征在于，还包括：所述Psub中的至少一个第二N阱；作为第二源极端子的掺杂n型半导体材料的另一块，所述第二源极端子从所述第二N阱的所述表面延伸到所述第二N阱中；作为第二漏极端子的所述掺杂N型半导体材料的另一块，所述第二漏极端子从所述第二N阱的表面延伸到所述第二N阱中；作为第二栅极的所述导体材料的另一块，所述第二栅极位于所述第二源极端子和所述第二漏极端子之间的所述第二N阱的表面，其中所述通孔还将所述金属线连接到所述第二栅极、所述源极端子和所述第二漏极端子。13.根据权利要求11所述的电路结构，其特征在于，所述金属线在所述金属图案的连续层中的方向为相互近似垂直。14.根据权利要求11所述的电路结构，其特征在于，所...

【专利技术属性】
技术研发人员：布莱恩·克瑞德，劳伦斯·科内尔，肯特·耶格，马修·理查德·米勒，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：广东,44