用于音频前端的多级开关电容器DC阻断电路制造技术

一种集成DC阻断放大器电路(100)，包括配置为差分放大器的运算放大器(110)、以及至少第一和第二两级开关电容器电路，每个两级开关电容器电路包括第一级电路(140，144)和第二级电路(142，146)，其中第一两级开关电容器电路连接至运算放大器的正反馈路径，第二两级开关电容器电路连接至运算放大器的负反馈路径，其中第一级电路以相对低的开关频率被开关，而第二级电路以相对高的开关频率被开关。

【技术实现步骤摘要】
【国外来华专利技术】相关申请的交叉引用本申请要求2014年3月31日提交的美国专利申请第14/230,909号的权益，其全部内容通过引用合并于此。
本专利技术涉及DC阻断放大器，并且更加具体地涉及多级开关电容器DC阻断放大器。
技术介绍
对于从各种用户设备提供高质量的音频和视频的需求不断增加。例如，手持式设备现在能够渲染高清视频并且输出高质量的多信道音频。这样的设备通常需要音频放大器，音频放大器被设计成提供高质量的信号放大。在典型的设备实现中，提供具有高通滤波的集成放大器用于音频应用。例如，高通滤波在放大之前从麦克风输入信号中去除DC分量。高通滤波可以使用DC阻断电容器减小系统的成本和电路板面积。
技术实现思路
在一个实施例中，公开了一种集成DC阻断放大器电路。集成DC阻断放大器电路包括：被配置成差分放大器模式并且至少具有正输入和负输入的运算放大器；以及至少第一和第二两级开关电容器电路，每个两级开关电容器电路包括第一级电路和第二级电路，其中第一两级开关电容器电路连接至运算放大器的正反馈路径，并且第二两级开关电容器电路连接至运算放大器的负反馈路径，其中第一级电路以相对低的开关频率被开关，而第二级电路以相对高的开关频率被开关。在另一实施例中，公开了一种用于驱动DC阻断放大器的集成电路中的两级开关电容器电路的方法。方法包括：确定两级开关电容电路的第一级的第一采样频率在音频信号的最小采样率以上，但是在相对低的频率；确定两级开关电容电路的第二级的第二采样频率在音频信号的最小采样率以上，但是在相对高的频率；分别以第一采样频率和第二采样频率驱动第一级和第二级。在又一实施例中，公开了一种用于驱动DC阻断放大器的集成电路中的两级开关电容器电路的装置。装置包括：用于确定两级开关电容电路的第一级的第一采样频率在音频信号的最小采样率以上、但是在相对低的频率的装置；用于确定两级开关电容电路的第二级的第二采样频率在音频信号的最小采样率以上、但是在相对高的频率的装置；用于分别以第一采样频率和第二采样频率来驱动第一级和第二级的装置。在又一实施例中，公开了一种用于驱动DC阻断放大器的集成电路中的两级开关电容器电路的装置。装置通常包括：用于确定两级开关电容电路的第一级的第一采样频率在音频信号的最小采样率以上、但是在相对低的频率的装置；用于确定两级开关电容电路的第二级的第二采样频率在音频信号的最小采样率以上、但是在相对高的频率的装置；用于在音频信号的最小采样率以上、但是以相对低的频率来驱动第一级的装置；以及用于在音频信号的最小采样率以上、但是以相对高的频率来驱动第二级的装置。本专利技术的其他特征和优点根据作为示例说明本专利技术的各个方面的本描述应当很清楚。附图说明关于本专利技术的结构和操作二者的本专利技术的细节可以部分通过所附附图的学习来收集，在附图中，相似的附图标记指代相似的部分，并且在附图中：图1是图示根据本专利技术的一个实施例的DC阻断放大器电路的功能框图；图2是第一级开关电容器电路的示例；图3是根据本专利技术的一个实施例的配置有用于在小的寄生电容的情况下生成大的电阻的有源元件的输入混叠滤波器的示意图；图4时根据本专利技术的一个实施例的配置有用于在小的寄生电容的情况下生成大的电阻的有源元件的输入混叠滤波器的示意图；图5是根据本专利技术的一个实施例的部分驻留在抗混叠滤波器中并且部分驻留在抗混叠滤波器中的PMOS电路的示意图；图6是根据本专利技术的另一实施例的能够部分驻留在抗混叠滤波器中并且部分驻留在抗混叠滤波器中的NMOS电路的示意图；以及图7是根据本专利技术的一个实施例的用于驱动DC阻断放大器的集成电路中的两级开关电容器电路的流程图。具体实施方式如以上描述的，在典型的设备实现中，提供具有高通滤波的集成放大器用于音频应用以在放大之前从麦克风输入信号中去除DC分量。高通滤波器可以使用单级DC阻断开关电容器电路和无源抗混叠滤波器。然而，单级开关电容器电路在低频处具有差的混叠拒绝和线性性能。另外，无源抗混叠滤波器很大，成本很高，并且可能引入噪声。本文中描述的某些实施例提供一种DC阻断放大器，其包括：(1)针对每个级具有不同的开关时钟频率的多级开关电容器电路；以及(2)多个有源混叠滤波器，用于在小的寄生电容的情况下生成大的电阻。在阅读本描述之后，应当很清楚如何在各种实现和应用中实现本专利技术。虽然本文中将描述本专利技术的各种实现，然而应当理解，这些实现被呈现仅作为示例，而非限制。因此，各种实现的本详细描述不应当被理解为限制本专利技术的范围或幅度。图1是图示根据本专利技术的一个实施例的DC阻断放大器电路100的功能框图。DC阻断放大器电路100包括集成电路102，集成电路102可以包括运算放大器110和DC阻断电容器CIN1、CIN2。DC阻断电容器可以放置在集成电路102内部以减小电路的成本和板子面积。集成电路102可以被配置为包括两个两级开关电容器电路140、142和144、146的差分放大器，每个两级开关电容器电路针对每个级具有不同的开关时钟频率。在图1的图示实施例中，两级开关电容器电路140、142和144、146可以连接至运算放大器110的反馈路径中。集成电路102还可以包括可选的抗混叠滤波器120、130、132。在一个实施例中，抗混叠滤波器130、132可以被配置为有源滤波器以在小的寄生电容的情况下生成大的片上电阻。应当注意，虽然运算放大器110在图1中被示出为差分放大器，然而电路可以被配置用于与单端放大器一起使用。在图1的图示实施例中，两级开关电容器电路140、142可以连接至运算放大器110的正反馈路径。在一个实施例中，图2中示出了第一级开关电容器电路140的示例。第二级开关电容器电路142可以基本上类似于图2所示的第一级电路140来配置。然而，第一级开关电容器电路140的开关可以以相对低的频率(例如48KHz)来被开关以限制噪声，而第二级开关电容器电路142的开关可以以相对高的频率(例如192KHz)来被开关以限制混叠。在对信号采样时，如果采样频率大于所采样的信号的最大频率的两倍，则在没有混叠的情况下重构信号是可能的。如果使用较低的采样率，则原始信号的信息不可以从所采样的信号中完全可去除。由于人类听觉的整个范围在20Hz到20kHz之间，所以满足全带宽的采样要求的最小采样率可以是40kHz。在数字音频中，最普通的采样率是44.1kHz、48kHz、88.2kHz、96kHz和192kHz。如以上描述的，可以选择第一级的采样频率(例如48KHz)以至少满足对于全音频带宽的加倍的最小采样要求(即40KHz)。另外，在一个实施例中，可以以相对高的频率(例如192KHz)来开关第二级开关电容器电路142的开关以限制混叠。在操作中，开关电容器电路140的输入可以通过开关S1和S2选择性地连接至虚拟接地(cm)，从而实质上减小信号摆动以及任何混叠和失真。再次参考图1，开关电容器电路140的输出可能仍然遭遇信号摆动，这可以通过添加电容器(CFILT)来减小。电容器CFILT的一个端子可以连接至电路140的输出，而另一端子可以连接至公共模式或者信号接地。可以向运算放大器110的正负反馈路径分别添加电容器Cf1、Cf2以控制高通滤波器的转角频率。通过将输入选择性地连接至虚拟接地(cm)以实质上减小开关电容器电本文档来自技高网...

【技术保护点】
一种集成DC阻断放大器电路，包括：运算放大器，被配置成差分放大器模式并且至少具有正输入和负输入；以及至少第一两级开关电容器电路和第二两级开关电容器电路，每个两级开关电容器电路包括第一级电路和第二级电路，其中所述第一两级开关电容器电路连接至所述运算放大器的正反馈路径，并且所述第二两级开关电容器电路连接至所述运算放大器的负反馈路径，其中所述至少第一两级开关电容器电路和第二两级开关电容器电路的所述第一级电路以相对低的开关频率被开关，而所述至少第一两级开关电容器电路和第二两级开关电容器电路的所述第二级电路以相对高的开关频率被开关。

【技术特征摘要】
【国外来华专利技术】2014.03.31 US 14/230,9091.一种集成DC阻断放大器电路，包括：运算放大器，被配置成差分放大器模式并且至少具有正输入和负输入；以及至少第一两级开关电容器电路和第二两级开关电容器电路，每个两级开关电容器电路包括第一级电路和第二级电路，其中所述第一两级开关电容器电路连接至所述运算放大器的正反馈路径，并且所述第二两级开关电容器电路连接至所述运算放大器的负反馈路径，其中所述至少第一两级开关电容器电路和第二两级开关电容器电路的所述第一级电路以相对低的开关频率被开关，而所述至少第一两级开关电容器电路和第二两级开关电容器电路的所述第二级电路以相对高的开关频率被开关。2.根据权利要求1所述的集成DC阻断放大器电路，还包括配置有有源元件的至少第一抗混叠滤波器和第二抗混叠滤波器，其中所述第一抗混叠滤波器耦合至所述第一两级开关电容器电路的所述第一级电路的输入，以及其中所述第二抗混叠滤波器耦合至所述第二两级开关电容器电路的所述第一级电路的输入。3.根据权利要求2所述的集成DC阻断放大器电路，其中所述至少第一抗混叠滤波器和第二抗混叠滤波器中的每个抗混叠滤波器包括多个p型金属氧化物半导体场效应(PMOS)晶体管。4.根据权利要求3所述的集成DC阻断放大器电路，其中，所述多个PMOS晶体管的栅极端子耦合至偏置电压；所述多个PMOS晶体管的本体端子连接至n阱；第一PMOS晶体管的源极端子连接至所述运算放大器的虚拟接地；所述第一PMOS晶体管的漏极端子连接至第二PMOS晶体管的源极端子；所述第二PMOS晶体管的漏极端子连接至第三PMOS晶体管的源极端子；以及所述第三PMOS晶体管的漏极端子连接至所述第一级电路的输入。5.根据权利要求4所述的集成DC阻断放大器电路，还包括多个电容器，每个电容器耦合至所述第一PMOS晶体管、所述第二PMOS晶体管和所述第三PMOS晶体管的漏极端子。6.根据权利要求2所述的集成DC阻断放大器电路，其中所述至少第一抗混叠滤波器和第二抗混叠滤波器包括被配置为差分放大器的至少第一PMOS晶体管和第二PMOS晶体管，其中所述第一PMOS晶体管的栅极端子耦合至所述运算放大器的所述正输入，其中所述第二PMOS晶体管的栅极端子耦合至所述运算放大器的所述负输入，以及其中所述至少第一PMOS晶体管和第二PMOS晶体管的源极端子连接至第一电流源的第一端，所述第一电流源的第二端连接至电源电压。7.根据权利要求6所述的集成DC阻断放大器电路，其中所述至少第一抗混叠滤波器和第二抗混叠滤波器还包括第三PMOS晶体管，所述第三PMOS晶体管被配置成大小小于所述至少第一PMOS晶体管和第二PMOS晶体管，其中所述至少第一PMOS晶体管和第二PMOS晶体管的源极端子连接至所述第三PMOS晶体管的源极端子，其中所述第三PMOS晶体管的漏极端子和栅极端子彼此连接并且连接至n阱，以及其中所述漏极端子连接至第二电流源的第一端，所述第二电流源的第二端...

【专利技术属性】
技术研发人员：M·亚津，A·梅拉比，黄文常，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：美国;US