制造半导体封装的方法技术

本发明专利技术公开了一种制造半导体封装的方法，该方法包括：形成至少两个部分封装芯片叠层，每个部分封装芯片叠层包括每个包含多个基板通孔(TSV)的至少两个半导体芯片，并包括围绕所述至少两个半导体芯片的侧表面的第一模制层；以及在垂直于封装基板的顶表面的方向上在封装基板上顺序地安装所述至少两个部分封装芯片叠层，使得所述至少两个部分封装芯片叠层包括第一部分封装芯片叠层和直接连接到第一部分封装芯片叠层的第二部分封装芯片叠层。

【技术实现步骤摘要】
制造半导体封装的方法
本公开涉及一种半导体封装和制造该半导体封装的方法，更具体地，涉及一种包括基板通孔(TSV)的半导体封装和制造该半导体封装的方法。
技术介绍
随着电子产业的迅速进步以及用户需求增加，电子设备正变得越来越小型化和多功能。因此，已经提出每个包括TSV的多个半导体芯片在垂直方向上堆叠的半导体封装。
技术实现思路
各种公开的实施方式提供一种具有提高的可靠性的半导体封装。某些公开的实施方式还提供一种制造半导体封装的方法，其减少在堆叠半导体芯片的过程中发生的缺陷。在某些实施方式中，一种制造半导体封装的方法包括：提供第一子封装单元，该第一子封装单元包括垂直堆叠的至少两个第一半导体芯片和围绕所述至少两个第一半导体芯片的侧表面的第一模制层；以及提供第二子封装单元，该第二子封装单元包括垂直堆叠的至少两个第二半导体芯片以及围绕所述至少两个第二半导体芯片的侧表面并与第一模制层垂直地间隔开的第二模制层。第二子封装单元设置在第一子封装单元上。所述至少两个第一半导体芯片和所述至少两个第二半导体芯片每个包括基板通孔(TSV)。此外，所述至少两个第一半导体芯片中的最上面的第一半导体芯片电连接到所述至少本文档来自技高网...

【技术保护点】
一种制造半导体封装的方法，包括：提供第一子封装单元，所述第一子封装单元包括垂直堆叠的至少两个第一半导体芯片和围绕所述至少两个第一半导体芯片的侧表面的第一模制层；和提供第二子封装单元，所述第二子封装单元包括垂直堆叠的至少两个第二半导体芯片以及围绕所述至少两个第二半导体芯片的侧表面并与所述第一模制层垂直地间隔开的第二模制层，所述第二子封装单元设置在所述第一子封装单元上，其中所述至少两个第一半导体芯片和所述至少两个第二半导体芯片均包括基板通孔，并且其中所述至少两个第一半导体芯片中的最上面的第一半导体芯片电连接到所述至少两个第二半导体芯片中的最下面的第二半导体芯片，而在其间没有封装基板；以及提供封装基...

【技术特征摘要】
2016.06.30 KR 10-2016-00829731.一种制造半导体封装的方法，包括：提供第一子封装单元，所述第一子封装单元包括垂直堆叠的至少两个第一半导体芯片和围绕所述至少两个第一半导体芯片的侧表面的第一模制层；和提供第二子封装单元，所述第二子封装单元包括垂直堆叠的至少两个第二半导体芯片以及围绕所述至少两个第二半导体芯片的侧表面并与所述第一模制层垂直地间隔开的第二模制层，所述第二子封装单元设置在所述第一子封装单元上，其中所述至少两个第一半导体芯片和所述至少两个第二半导体芯片均包括基板通孔，并且其中所述至少两个第一半导体芯片中的最上面的第一半导体芯片电连接到所述至少两个第二半导体芯片中的最下面的第二半导体芯片，而在其间没有封装基板；以及提供封装基板，其中所述至少两个第一半导体芯片和所述至少两个第二半导体芯片垂直堆叠在所述封装基板上以形成半导体封装。2.根据权利要求1所述的方法，还包括：提供上连接焊盘，所述上连接焊盘在所述至少两个第二半导体芯片当中的设置在最上部分中的第二半导体芯片的顶表面上并且电连接到所述第二半导体芯片的所述基板通孔。3.根据权利要求1所述的方法，还包括：提供绝缘构件，所述绝缘构件提供在所述至少两个第二半导体芯片当中的设置在最上部分中的第二半导体芯片的顶表面上。4.根据权利要求1所述的方法，还包括：在所述第一子封装单元的所述至少两个第一半导体芯片之间提供第一底填充构件，以及在所述第二子封装单元的所述至少两个第二半导体芯片之间提供第二底填充构件。5.根据权利要求4所述的方法，还包括：在所述第一子封装单元和所述第二子封装单元之间提供第三底填充构件，所述第三底填充构件接触所述第一模制层的顶表面和/或所述第二模制层的底表面。6.根据权利要求5所述的方法，其中所述第三底填充构件的一部分设置在所述第一模制层和所述第二模制层之间。7.根据权利要求5所述的方法，其中所述第三底填充构件具有比所述第一底填充构件或所述第二底填充构件的水平横截面面积大的水平横截面面积。8.根据权利要求1所述的方法，其中所述至少两个第一半导体芯片具有相同的水平横截面面积，和/或所述至少两个第二半导体芯片具有相同的水平横截面面积。9.根据权利要求1所述的方法，还包括：在所述第一子封装单元中提供设置在所述至少两个第一半导体芯片下面的第三半导体芯片，其中所述第三半导体芯片具有比所述至少两个第一半导体芯片中的每个的水平横截面面积大的水平横截面面积，并且所述第一模制层设置在所述第三半导体芯片的顶表面的一部分上；以及在所述第二子封装单元中提供设置在所述至少两个第二半导体芯片下面的第四半导体芯片，其中所述第四半导体芯片具有比所述至少两个第二半导体芯片中的每个的水平横截面面积大的水平横截面面积，并且所述第二模制层设置在所述第四半导体芯片的顶表面的一部分上。10.根据权利要求1所述的方法，还包括：提供围绕所述第一子封装单元的侧表面和所述第二子封装单元的侧表面的第三模制层，其中所述第三模制层包围所述第一模制层的侧表面和所述第二模制层的侧表面。11.根据权利要求10所述的方法，还包括：在所述第一子封装单元和所述第二子封装单元之间提供第一底填充构件，其中所述第三模制层围绕所述第一底填充构件的侧表面。12.根据权利要求1所述的方法，还包括：在所述第一子封装单元上设置所述第二子封装单元之前，测试所述第一子封装单元和所述第二子封装单元的每个。13....

【专利技术属性】
技术研发人员：金知晃，沈钟辅，韩相旭，赵汊济，张根豪，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR