存储器及其制造方法技术

本发明专利技术提供了一种存储器及其制造方法，在形成第一接触间隔材料层于衬底上，第一接触间隔材料层覆盖开口、存储节点接触及位线结构之后，研磨第一接触间隔材料层以暴露出第一接触间隔材料层在开口中的孔隙，并通过第二接触间隔材料层填充孔隙，从而形成无孔隙缺陷的接触间隔，提高了接触间隔的质量与可靠性。

【技术实现步骤摘要】
存储器及其制造方法
本专利技术涉及半导体制造
，特别涉及一种存储器及其制造方法。
技术介绍
存储器中通常包括电容器及晶体管，其中，所述电容器用以存储数据，所述晶体管用以控制对所述电容器中存储的数据的存取。具体的，所述存储器的字线(wordline)电连接至所述晶体管的栅极，所述字线控制所述晶体管的开关；并且，所述晶体管的源极电连接至位线结构(bitline)，以形成电流传输通路；同时，所述晶体管的漏极电连接至所述电容器，以达到数据存储或输出的目的。其中，所述晶体管的漏极通常通过存储节点接触实现与所述电容器的电连接，相邻的存储节点接触之间通过接触间隔予以隔离。现有技术所形成的接触间隔常存在孔隙缺陷，从而导致对存储的数据的存取存在一定的信号延迟失效(RCdelay)问题。
技术实现思路
本专利技术的目的在于提供一种存储器及其制造方法，以解决现有技术所形成的接触间隔常存在孔隙缺陷的问题。为解决上述技术问题，本专利技术提供一种存储器的制造方法，所述存储器的制造方法包括：提供一衬底，所述衬底中形成有沿第一方向和第二方向呈阵列排布的多个有源区，且所述有源区沿所述第二方向延伸，所述衬底中还形成有至少一条隔离线，所述隔离线隔离在所述第二方向上相邻的所述有源区；形成多条位线结构于所述衬底上，所述位线结构沿第三方向延伸且对准连接所述有源区中的源极，每条所述位线结构包括一位线导体及覆盖所述位线导体的位线隔离层；形成一存储节点接触材料层于所述衬底上，所述存储节点接触材料层覆盖所述衬底在相邻所述位线结构之间的区域；图案化刻蚀所述存储节点接触材料层，以形成多个存储节点接触，每个存储节点接触对准所述有源区中的一个漏极，并形成多个开口，位于在所述第二方向上相邻的所述存储节点接触之间并对准所述隔离线；形成一第一接触间隔材料层于所述衬底上，所述第一接触间隔材料层覆盖所述开口、所述存储节点接触及所述位线结构，并在所述开口中形成孔隙，所述孔隙在高出所述存储节点接触顶面的位置封闭；研磨所述第一接触间隔材料层至暴露出所述存储节点接触，并打开所述孔隙；形成一第二接触间隔材料层于所述衬底上，所述第二接触间隔材料层填充所述孔隙并覆盖所述存储节点接触及所述位线结构；及，研磨所述第二接触间隔材料层至暴露出所述存储节点接触，以在所述开口中形成一接触间隔。可选的，在所述的存储器的制造方法中，所述开口的深宽比大于或等于5，所述开口在所述第二方向上的截面宽度为小于或等于20nm，且所述开口的深度为大于或等于150nm。可选的，在所述的存储器的制造方法中，所述第一接触间隔材料层和所述第二接触间隔材料层的材质的介电常数为1～10且所述第二接触间隔材料层的底面材料的材质相异于所述第一接触间隔材料层的表面材料的材质。可选的，在所述的存储器的制造方法中，形成所述第一接触间隔材料层的步骤包括：形成一介电覆盖层于所述衬底上，所述介电覆盖层覆盖所述开口、所述存储节点接触及所述位线结构，所述介电覆盖层的材质包含氮化硅与氧化硅的其中之一；及，形成一介电间隔层于所述介电覆盖层上，并在所述开口中形成所述孔隙，所述孔隙在高出所述存储节点接触顶面的位置封闭，所述介电间隔层的材质包含氧化硅与氮化硅的其中之一，并且所述介电间隔层的材质与所述介电覆盖层的材质为不相同。可选的，在所述的存储器的制造方法中，所述第二接触间隔材料层的材质包含氮化硅和氧化硅的其中之一，且所述第二接触间隔材料层的底面材料的材质相异于所述第一接触间隔材料层的表面材料的材质。可选的，在所述的存储器的制造方法中，在研磨所述第二接触间隔材料层至暴露出所述存储节点接触的步骤之后，所述存储器的制造方法还包括：回刻蚀所述存储节点接触，以使得所述存储节点接触的顶面低于所述接触间隔的顶面。可选的，在所述的存储器的制造方法中，在形成所述位线结构的步骤之前，所述存储器的制造方法还包括：形成多个位线接触于所述衬底上，所述位线接触对准一个所述有源区中的源极。可选的，在所述的存储器的制造方法中，形成多条所述位线结构的步骤包括：形成多条位线导体于所述衬底上，所述位线导体沿第三方向延伸并连接所述位线接触；形成一第一位线隔离层于所述位线导体上，所述第一位线隔离层更覆盖所述位线导体的顶面和侧面及位于所述位线导体底部的所述位线接触的侧面，所述第一位线隔离层的材质包含氮化硅；形成一第二位线隔离层于所述第一位线隔离层上，所述第二位线隔离层更覆盖所述第一位线隔离层的侧面，所述第二位线隔离层的材料包含氧化硅和氮氧化硅的其中之一；形成一第三位线隔离层于所述第二位线隔离层上，所述第三位线隔离层更覆盖所述第二位线隔离层的侧面，所述第三位线隔离层的材质包含旋涂电介质；及，形成一第四位线隔离层于所述第三位线隔离层上，所述第四位线隔离层更覆盖所述第三位线隔离层的侧面，所述第四位线隔离层的材质包含氮化硅。可选的，在所述的存储器的制造方法中，形成所述存储节点接触材料层的步骤包括：形成一导电层于所述衬底上，所述导电层覆盖所述位线结构及所述衬底在相邻所述位线结构之间的区域；及，以选自研磨、回刻蚀和两者组合其中之一的方式消耗所述导电层的厚度，以形成所述存储节点接触材料层，所述存储节点接触材料层的顶面高于所述位线导体的顶面且低于所述位线结构的顶面。可选的，在所述的存储器的制造方法中，形成所述存储节点接触并所述开口的步骤包括：形成一图形化的掩膜层于所述位线结构上，所述图形化的掩膜层更覆盖所述位线结构及所述存储节点接触材料层靠近所述位线结构的部分；及，以所述图形化的掩膜层为掩膜，刻蚀所述存储节点接触材料层，以形成所述开口并所述存储节点接触，所述开口隔离所述存储节点接触。本专利技术还提供一种存储器，所述存储器包括：一衬底，所述衬底中形成有沿第一方向和第二方向呈阵列排布的多个有源区，且所述有源区沿所述第二方向延伸，所述衬底中还形成有至少一条隔离线，所述隔离线隔离在所述第二方向上相邻的所述有源区；多条位线结构，位于所述衬底上，所述位线结构沿第三方向延伸且对准连接所述有源区中的源极，每条所述位线结构包括一位线导体及覆盖所述位线导体的位线隔离层；多个存储节点接触，位于所述衬底上，每个存储节点接触对准所述有源区中的一个漏极，在所述第二方向上相邻的所述存储节点接触之间具有一开口，所述开口对准所述隔离线；及，接触间隔，填充于所述开口中，所述接触间隔包括一第一接触间隔材料层及一第二接触间隔材料层，其中所述第一接触间隔材料层形成有孔隙，所述第二接触间隔材料层填充所述孔隙。可选的，在所述的存储器中，所述开口的深宽比大于或等于5，所述开口在所述第二方向上的截面宽度为小于或等于20nm，且所述开口的深度为大于或等于150nm。可选的，在所述的存储器中，所述第一接触间隔材料层和所述第二接触间隔材料层的材质的介电常数为1～10且所述第二接触间隔材料层的底面材料的材质相异于所述第一接触间隔材料层的表面材料的材质。可选的，在所述的存储器中，所述第一接触间隔材料层包括介电覆盖层及介电间隔层，所述介电覆盖层形成于所述衬底上，所述介电覆盖层覆盖所述开口，所述介电覆盖层的材质包含氮化硅与氧化硅的其中之一，所述介电间隔层形成于所述介电覆盖层上，并在所述开口中提供所述孔隙，所述介电间隔层的材质包含氧化硅与氮化硅的其中之一，并且所述介电间隔层本文档来自技高网...

【技术保护点】
一种存储器的制造方法，其特征在于，所述存储器的制造方法包括：提供一衬底，所述衬底中形成有沿第一方向和第二方向呈阵列排布的多个有源区，且所述有源区沿所述第二方向延伸，所述衬底中还形成有至少一条隔离线，所述隔离线隔离在所述第二方向上相邻的所述有源区；形成多条位线结构于所述衬底上，所述位线结构沿第三方向延伸且对准连接所述有源区中的源极，每条所述位线结构包括一位线导体及覆盖所述位线导体的位线隔离层；形成一存储节点接触材料层于所述衬底上，所述存储节点接触材料层覆盖所述衬底在相邻所述位线结构之间的区域；图案化刻蚀所述存储节点接触材料层，以形成多个存储节点接触，每个存储节点接触对准所述有源区中的一个漏极，并形成多个开口，位于在所述第二方向上相邻的所述存储节点接触之间并对准所述隔离线；形成一第一接触间隔材料层于所述衬底上，所述第一接触间隔材料层覆盖所述开口、所述存储节点接触及所述位线结构，并在所述开口中形成孔隙，所述孔隙在高出所述存储节点接触顶面的位置封闭；研磨所述第一接触间隔材料层至暴露出所述存储节点接触，并打开所述孔隙；形成一第二接触间隔材料层于所述衬底上，所述第二接触间隔材料层填充所述孔隙并覆盖所述存储节点接触及所述位线结构；及，研磨所述第二接触间隔材料层至暴露出所述存储节点接触，以在所述开口中形成一接触间隔。...

【技术特征摘要】
1.一种存储器的制造方法，其特征在于，所述存储器的制造方法包括：提供一衬底，所述衬底中形成有沿第一方向和第二方向呈阵列排布的多个有源区，且所述有源区沿所述第二方向延伸，所述衬底中还形成有至少一条隔离线，所述隔离线隔离在所述第二方向上相邻的所述有源区；形成多条位线结构于所述衬底上，所述位线结构沿第三方向延伸且对准连接所述有源区中的源极，每条所述位线结构包括一位线导体及覆盖所述位线导体的位线隔离层；形成一存储节点接触材料层于所述衬底上，所述存储节点接触材料层覆盖所述衬底在相邻所述位线结构之间的区域；图案化刻蚀所述存储节点接触材料层，以形成多个存储节点接触，每个存储节点接触对准所述有源区中的一个漏极，并形成多个开口，位于在所述第二方向上相邻的所述存储节点接触之间并对准所述隔离线；形成一第一接触间隔材料层于所述衬底上，所述第一接触间隔材料层覆盖所述开口、所述存储节点接触及所述位线结构，并在所述开口中形成孔隙，所述孔隙在高出所述存储节点接触顶面的位置封闭；研磨所述第一接触间隔材料层至暴露出所述存储节点接触，并打开所述孔隙；形成一第二接触间隔材料层于所述衬底上，所述第二接触间隔材料层填充所述孔隙并覆盖所述存储节点接触及所述位线结构；及，研磨所述第二接触间隔材料层至暴露出所述存储节点接触，以在所述开口中形成一接触间隔。2.如权利要求1所述的存储器的制造方法，其特征在于，所述开口的深宽比大于或等于5，所述开口在所述第二方向上的截面宽度为小于或等于20nm，且所述开口的深度为大于或等于150nm。3.如权利要求1所述的存储器的制造方法，其特征在于，所述第一接触间隔材料层和所述第二接触间隔材料层的材质的介电常数为1～10且所述第二接触间隔材料层的底面材料的材质相异于所述第一接触间隔材料层的表面材料的材质。4.如权利要求1所述的存储器的制造方法，其特征在于，形成所述第一接触间隔材料层的步骤包括：形成一介电覆盖层于所述衬底上，所述介电覆盖层覆盖所述开口、所述存储节点接触及所述位线结构，所述介电覆盖层的材质包含氮化硅与氧化硅的其中之一；及，形成一介电间隔层于所述介电覆盖层上，并在所述开口中形成所述孔隙，所述孔隙在高出所述存储节点接触顶面的位置封闭，所述介电间隔层的材质包含氧化硅与氮化硅的其中之一，并且所述介电间隔层的材质与所述介电覆盖层的材质为不相同。5.如权利要求4所述的存储器的制造方法，其特征在于，所述第二接触间隔材料层的材质包含氮化硅和氧化硅的其中之一，且所述第二接触间隔材料层的底面材料的材质相异于所述第一接触间隔材料层的表面材料的材质。6.如权利要求1～5中任一项所述的存储器的制造方法，其特征在于，在研磨所述第二接触间隔材料层至暴露出所述存储节点接触的步骤之后，所述存储器的制造方法还包括：回刻蚀所述存储节点接触，以使得所述存储节点接触的顶面低于所述接触间隔的顶面。7.如权利要求1～5中任一项所述的存储器的制造方法，其特征在于，在形成所述位线结构的步骤之前，所述存储器的制造方法还包括：形成多个位线接触于所述衬底上，所述位线接触对准一个所述有源区中的源极。8.如权利要求7所述的存储器的制造方法，其特征在于，形成多条所述位线结构的步骤包括：形成多条位线导体于所述衬底上，所述位线导体沿第三方向延伸并连接所述位线接触；形成一第一位线隔离层于所述位线导体上，所述第一位线隔离层更覆盖所述位线导体的顶面和侧面及位于所述位线导体底部的所述位线接触的侧面，所述第一位线隔离层的材质包含氮化硅；形成一第二位线隔离层于所述第一位线隔离层上，所述第二位线隔离层更覆盖所述第一位线隔离层的侧面，所述第二位线隔离层的材料包含氧化硅和氮氧化硅的其中之一；形成一第三位线隔离层于所述第二位线隔离层上，所述第三位线隔离层更覆盖所述第二位线隔离层的侧面，所述第三位线隔离层的材质包含旋涂电介质；及，形成一第四位线隔离层于所述第三位线隔离层上，所述第四位线隔离层更覆盖所述第三位线隔离层的侧面，所述第四位线隔离层的材质包含氮化硅。9.如权利要求1～5中任一项所述的存储器的制造方法，其特征在于，形成所述存储节点接触材料层的步骤包括：形成一导电层于所述衬底上，所述导电层覆盖所述位线结构及所述衬底在相邻所述位线结构之间的区域；及，以选自研磨、回刻蚀和两者组合其中之一的方式消耗所述导电层的厚度，以形成所述存储节...

【专利技术属性】
技术研发人员：不公告发明人，
申请(专利权)人：睿力集成电路有限公司，
类型：发明
国别省市：安徽,34