压接型半导体装置制造方法及图纸

在压接型半导体装置(1)中，第2半导体芯片(15)上的第2中间电极(25)具有1个以上的第2贯通孔(28)。1个以上的第2贯通孔(28)与被筒体(50)、第1共同电极板(40)以及第2共同电极板(45)气密密封的空间(48)流体分离。由此，压接型半导体装置(1)具有高的可靠性。

Pressing type semiconductor device

In the compression type semiconductor device (1), the second intermediate electrode (25) on the second semiconductor chip (15) has more than 1 second through holes (28). More than 1 second through holes (28) are separated from the space (48) fluid of the cylinder body (50), the first common electrode plate (40) and the second common electrode plate (45) airtight seal. Thus, the compression type semiconductor device (1) has high reliability.

【技术实现步骤摘要】
【国外来华专利技术】压接型半导体装置
本专利技术涉及压接型半导体装置。
技术介绍
作为用于变换或者控制大电力的装置，已知具备压接型半导体元件的压接型半导体装置(参照专利文献1)。还已知一种压接型半导体装置，该压接型半导体装置具有多个压接型半导体元件与多个散热部件交替地层叠的堆叠构造(参照专利文献2、专利文献3)。压接型半导体元件包括如绝缘栅型双极晶体管(IGBT)那样的3端子型的第1半导体芯片、和如续流二极管那样的2端子型的第2半导体芯片。第2半导体芯片与第1半导体芯片电并联连接。第2半导体芯片例如电保护第1半导体芯片。作为缓冲板的多个中间电极分别配置于第1半导体芯片的正面和第2半导体芯片的正面之上。第1共同电极板配置于多个中间电极上。在第1半导体芯片的背面和第2半导体芯片的背面之上配置第2共同电极板。通过向第1半导体芯片以及第2半导体芯片按压第1共同电极板和第2共同电极板，从而第1半导体芯片以及第2半导体芯片电连接于外部的电源。现有技术文献专利文献专利文献1：日本特开平8-88240号公报专利文献2：日本特开平10-93085号公报专利文献3：日本特开平11-187642号公报专利
技术实现思路
中间电极将在本文档来自技高网...

【技术保护点】
一种压接型半导体装置，其中，具备压接型半导体元件和按压所述压接型半导体元件的按压部，所述压接型半导体元件包括：3端子型的第1半导体芯片，具有第1电极、第2电极以及第3电极；2端子型的第2半导体芯片，具有第4电极和第5电极；所述第1半导体芯片的所述第1电极上的第1中间电极；所述第2半导体芯片的所述第4电极上的第2中间电极；第1共同电极板以及第2共同电极板，夹持所述第1半导体芯片、所述第2半导体芯片、所述第1中间电极以及所述第2中间电极；以及筒体，机械连接于所述第1共同电极板以及所述第2共同电极板，所述筒体、所述第1共同电极板以及所述第2共同电极板对所述第1半导体芯片、所述第2半导体芯片、所述第1...

【技术特征摘要】
【国外来华专利技术】2015.05.26 JP 2015-1064751.一种压接型半导体装置，其中，具备压接型半导体元件和按压所述压接型半导体元件的按压部，所述压接型半导体元件包括：3端子型的第1半导体芯片，具有第1电极、第2电极以及第3电极；2端子型的第2半导体芯片，具有第4电极和第5电极；所述第1半导体芯片的所述第1电极上的第1中间电极；所述第2半导体芯片的所述第4电极上的第2中间电极；第1共同电极板以及第2共同电极板，夹持所述第1半导体芯片、所述第2半导体芯片、所述第1中间电极以及所述第2中间电极；以及筒体，机械连接于所述第1共同电极板以及所述第2共同电极板，所述筒体、所述第1共同电极板以及所述第2共同电极板对所述第1半导体芯片、所述第2半导体芯片、所述第1中间电极以及所述第2中间电极进行气密密封，所述第1共同电极板以及所述第2共同电极板一边被所述按压部向所述第1半导体芯片以及所述第2半导体芯片按压，一边被电连接于所述第1半导体芯片以及所述第2半导体芯片，所述第2半导体芯片与所述第1半导体芯片电并联连接，所述第1中间电极具有与所述第1半导体芯片的所述第1电极对置的第1表面以及与所述第1表面相反一侧的第2表面，所述第2中间电极具有与所述第2半导体芯片的所述第4电极对置的第3表面以及与所述第3表面相反一侧的第4表面，所述第2中间电极具有贯通所述第3表面与所述第4表面之间的1个以上的第2贯通孔，所述1个以上的第2贯通孔与由所述筒体、所述第1共同电极板以及所述第2共同电极板气密密封的空间流体分离。2.根据权利要求1所述的压接型半导体装置，其中，所述1个以上的第2贯通孔延伸的方向相对于所述第4电极的法线倾斜。3.根据权利要求1或者2所述的压接型半导体装置，其中，所述压接型半导体元件在所述第2中间电极与所述第1共同电极板之间还包括第2连接部件，所述第2连接部件以及所述第2半导体芯片封闭所述1个以上的第2贯通孔。4.根据权利要求3所述的压接型半导体装置，其中，所述第2连接部件具有第2凸部，该第2凸部插入于所述1个以上的第2贯通孔中的至少1个第2贯通孔。5.根据权利要求3所述的压接型半导体装置，其中，所述第2连接部件具有第2弹性部，该第2弹性部插入于所述1个以上的第2贯通孔中的至少1个第2贯通孔，所述第2弹性部能够在所述1个以上的第2贯通孔中的所述至少1个第2贯通孔延伸的方向上伸缩。6.根据权利要求3所述的压接型半导体装置，其中，所述第2连接部件包括第4弹性部，该第4弹性部能够在所述按压部的按压方向上伸缩，所述第4弹性部位于所述第2中间电极的上方。7.根据权利要求1或者2所述的压接型半导体装置，其中，所述1个以上的第2贯通孔与所述压接型半导体元件的外部连通。8.根据权利要求7所述的压接型半导体装置，其中，所述压接型半导体元件在所述第2中间电极与所述第1共同电极板之间还包括第2连接部件，所述第2连接部件具有第5贯通孔，该第5贯通孔与所述1个以上的第2贯通孔连通，所述第1共同电极板具有第6贯通孔，该第6贯通孔与所述第5贯通孔以及所述压接型半导体...

【专利技术属性】
技术研发人员：奥田聪志，古川彰彦，池田知弘，
申请(专利权)人：三菱电机株式会社，
类型：发明
国别省市：日本,JP