The invention provides a chip packaging method and packaging structure, through the formation of cavities in the matrix, and then the chip is installed in the cavity, the substrate envelope is installed by the chip, in order to protect the shell as the chip is installed, so there is no need to use the traditional molding technology to form a package. The effective protection of the chip, the chip package structure simplifies the process complexity. In addition, the carrier matrix also as the chip is installed, so that the chip does not need to be installed to the lead frame pre formed, and in the process of chip electrode leads, without using the bonding wire without making bumps on the chip, not only can to further simplify the process, but also can effectively reduce the thickness of the chip package structure.
【技术实现步骤摘要】
芯片封装方法及封装结构
本专利技术涉及半导体
,尤其涉及一种芯片封装方法及封装结构。
技术介绍
随着电子元件的小型化,轻薄化及高集成度的需求的增加,对半导体的封装面积及厚度有着越来越高的要求。早期出现的封装方式主要为采用引线键合技术实现芯片电极引出的方式,这种封装方式虽然技术成熟,容易生产,但是由于引线的高度通常需要明显的高于芯片的高度,使得芯片的封装厚度较大,且封装面积也较大。为了减小芯片封装厚度与面积,倒装封装技术被广泛应用,然而倒装封装技术需要制作芯片上的导电凸点及凸点下的金属层,工艺复杂。此外,无论是现有的引线键合封装还是倒装封装,在将芯片电连接到引线框架上后。均需要采用塑封工艺,使塑封料包封芯片,以形成保护芯片的塑封体,而塑封工艺并非一道简单的工序。此外,为了提高芯片封装结构的集成度且又不过多的增加芯片封装结构的面积,通常会将多块芯片以叠层的方式进行封装。然而,无论是采用引线键合技术实现的叠层封装还是采用倒装技术实现的叠层封装,均因为需要使用引线或芯片上的凸点将芯片的电极引出,使得叠层封装结构厚度的减小受到较大的限制。而且在一些叠层封装中,塑封工艺 ...
【技术保护点】
一种芯片封装方法,其特征在于,包括:在基体中形成第一腔体,在所述第一腔体中安装第一芯片。
【技术特征摘要】
1.一种芯片封装方法,其特征在于,包括:在基体中形成第一腔体,在所述第一腔体中安装第一芯片。2.根据权利要求1所述的芯片封装方法,其特征在于,在所述第一腔体中安装第一芯片的步骤包括:将所述第一芯片放置在所述第一腔体中,用缓冲材料填充放置了所述第一芯片的所述第一腔体,将所述第一芯片的电极引出至所述基体的表面以形成第一引脚。3.根据权利要求1所述的芯片封装方法,其特征在于,还包括:在将所述第一芯片放置在所述第一腔体中前,在所述第一腔体的底部形成缓冲层。4.根据权利要求1所述的芯片封装方法,其特征在于,在所述基体中形成第二腔体,以及在所述第二腔体中安装第二芯片。5.根据权利要求4所述的芯片封装方法,其特征在于,所述第一腔体位于所述基体的第一侧,所述第二腔体位于所述基体的第二侧,所述基体的第一侧与第二侧相对。6.根据权利要求5所述的芯片封装方法,其特征在于,在所述第二腔体中安装第二芯片的步骤包括:将所述第二芯片放置在所述第二腔体中,用缓冲材料填充放置了所述第二芯片的所述第二腔体,将所述第二芯片的电极引出至所述基体的表面,以形成第二引脚。7.根据权利要求5所述的芯片封装方法,其特征在于,所述第二引脚包括由所述第二芯片的电极焊盘处延伸至所述基体的第二侧表面的第一部分、与所在所述基体...
【专利技术属性】
技术研发人员:陈世杰,
申请(专利权)人:矽力杰半导体技术杭州有限公司,
类型:发明
国别省市:浙江,33
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。