半导体装置的制造方法及衬底处理装置制造方法及图纸

提供一种对于形成了气隙的半导体装置而言，可实现良好的成品率的半导体装置的制造方法及衬底处理装置。包括：在形成有第一层间绝缘膜和布线层的衬底中，接收所述布线层的膜厚信息的工序，其中，所述布线层形成在所述第一层间绝缘膜上，具有埋入用作布线的多个含铜膜的槽、和设置在所述槽之间且将所述含铜膜之间绝缘的布线间绝缘膜；将所述衬底载置在设置在处理室的内侧的衬底载置部的工序；基于与所述布线层的膜厚信息相应的蚀刻控制值，将所述布线层蚀刻的工序。

The manufacturing method of semiconductor device and the substrate treatment device

A manufacturing method and a substrate processing device for achieving a good yield of a semiconductor device are provided for a semiconductor device that has formed an air gap. Including: in the formation of the first interlayer insulating film and a wiring layer of the substrate, the film thickness information receiving the wiring layer of the process, in which the wiring layer is formed on the first interlayer insulating film, with buried copper containing film acts as a plurality of wiring grooves, and arranged between the slot between the copper wiring film insulation insulation film; the substrate is placed inside the substrate arranged in a processing chamber of the carrying part process; and the wiring layer thickness information of the corresponding control value based on the etching process, the wiring layer etching.

【技术实现步骤摘要】
半导体装置的制造方法及衬底处理装置
本专利技术涉及半导体装置的制造方法、衬底处理装置、程序及记录介质。
技术介绍
近年来，半导体装置有高度集成化的倾向，随之而来的是布线间的细微化。因此，存在布线间电容变大，引起信号的传播速度降低等问题。于是，要求将布线间尽可能低介电常数化。作为实现低介电常数化的方法之一，人们正在研究在布线间设置空隙的气隙结构。作为形成空隙的方法，例如有对布线间进行蚀刻的方法。例如专利文献1中记载了气隙的形成方法。[现有技术文献][专利文献][专利文献1]日本专利公开2006-334703
技术实现思路
专利技术所要解决的课题然而，在布线的一部分结构中，由于电场变强，其一部分中电容有增大的可能。因此，有可能引起成品率的降低等。因此，本专利技术的目的在于，提供一种对于形成了气隙的半导体装置而言，能够实现良好的成品率的技术。用于解决课题的手段为解决上述课题，提供一种技术，包括如下工序：对于形成有第一层间绝缘膜和布线层(该布线层形成在所述第一层间绝缘膜上，具有埋入用作布线的多个含铜膜的槽、和设置在所述槽之间、将所述含铜膜之间绝缘的布线间绝缘膜)的衬底，接收所述布线层的膜厚信息的工序；将所述衬底载置在设置在处理室的内侧的衬底载置部的工序；基于与所述布线层的膜厚信息相应的蚀刻控制值，将所述布线层蚀刻的工序。专利技术的效果根据本专利技术涉及的技术，能够提供一种对于形成了气隙的半导体装置而言，能够实现良好的成品率的技术。附图说明图1是对一个实施方式涉及的半导体器件的制造流程进行说明的说明图。图2是一个实施方式涉及的晶片的说明图。图3是对一个实施方式涉及的晶片的处理状态进行说明的说明图。图4是对一实施方式涉及的研磨装置的进行说明的说明图。图5是对一实施方式涉及的研磨装置的进行说明的说明图。图6是对一实施方式涉及的研磨后的膜厚分布进行说明的说明图。图7是对一个实施方式涉及的晶片的处理状态进行说明的说明图。图8是对一个实施方式涉及的晶片的处理状态进行说明的说明图。图9是对一个实施方式涉及的晶片的处理状态进行说明的说明图。图10是对一个实施方式涉及的晶片的处理状态、其比较例进行说明的说明图。图11是对一个实施方式涉及的衬底处理装置进行说明的说明图。图12是对一个实施方式涉及的衬底处理装置进行说明的说明图。图13是对一个实施方式涉及的衬底处理装置进行说明的说明图。图14是对一个实施方式涉及的衬底处理装置进行说明的说明图。图15是对一个实施方式涉及的衬底处理装置进行说明的说明图。图16是对一个实施方式涉及的衬底处理装置进行说明的说明图。图17是对一个实施方式涉及的衬底处理流程进行说明的说明图。图18是对一个实施方式涉及的晶片的处理状态进行说明的说明图。图19是对一个实施方式涉及的晶片的处理状态进行说明的说明图。图20是对一个实施方式涉及的衬底处理装置进行说明的说明图。附图标记说明200晶片(衬底)201处理空间202腔室212衬底载置台具体实施方式(第一实施方式)以下就本专利技术的第一实施方式进行说明。用图1说明半导体装置的制造工序的一个工序。(布线层形成工序S101)对布线层形成工序S101进行说明。关于布线层形成工序S101，用图2进行说明。图2是说明在半导体晶片200形成布线层2006的图。布线层2006形成在第一层间绝缘膜2001上。在比第一层间绝缘膜2001靠下方处，存在未图示的电极层，电极层中设有栅电极、阳极等构成。绝缘膜2001例如是多孔状的含碳硅膜(SiOC膜)。绝缘膜2001之上形成有布线间绝缘膜2002。布线间绝缘膜2002例如用SiOC膜形成。布线间绝缘膜2002中设有多个槽2003，槽2003的表面形成有阻挡膜2004。阻挡膜2004是例如氮化钽膜(TaN膜)。在阻挡膜2004上，通过溅射等形成含铜膜2005。含铜膜2005后面作为布线使用。顺便，从衬底面内均匀性的观点出发，需要各布线的电阻值等相等，因此，需要对槽2003内进行填充。因此，在形成含铜膜2005时，含铜膜2005以从槽2003的上端露出的方式形成。需要说明的是，在本实施方式中，将槽2003内的含铜膜2005称为含铜膜2005a，将从槽2003的上端露出的部分称为含铜膜2005b。含铜膜2005由例如铜构成。(含铜膜研磨工序S102)形成的含铜膜2005在布线层2006上物理连接，从而呈电连接的状态。因此，为了使相邻的含铜膜2005a绝缘，在布线层2006上用研磨装置研磨。具体而言，研磨含铜膜2005b。为了使相邻含铜膜2005a确实绝缘，研磨至比布线间绝缘膜2002的上端低的位置，并如图3所记载的那样，除去布线层2006上的含铜膜2005b。这里，用图4、图5，对研磨装置400进行说明。在图4中，401为研磨盘，402为研磨晶片200的研磨布。研磨盘401与未图示的旋转机构连接，在研磨晶片200时，沿箭头406方向旋转。403为研磨头，在研磨头403的上表面连接有轴404。轴404与未图示的旋转机构·上下驱动机构连接。在研磨晶片200时，沿箭头407方向旋转。405是供给浆料(研磨剂)的供给管。在研磨晶片200时，从供给管405向研磨布402供给浆料。接下来，使用图5，说明研磨头403和其周边结构的详情。图5是以研磨头403的截面图为中心、说明其周边结构的说明图。研磨头403具有顶环(topring)403a、固定环(retainerring)403b、弹性垫403c。研磨期间，晶片200的外侧被固定环403b包围，并被弹性垫403c按压在研磨布402上。在固定环403b中，从固定环403b的外侧到内侧形成有用于使浆料通过的槽403d。根据固定环403b的形状，呈圆周状地设置多个槽403d。以经由槽403d使新鲜浆料和使用过的浆料替换的方式构成。接着，说明本工序中的动作。向研磨头403内搬入晶片200后，从供给管405供给浆料，并使研磨盘401及研磨头403旋转。浆料流入固定环403b，对晶片200的表面进行研磨。通过如上所述研磨，如图3所示，可除去含铜膜2005b。研磨规定时间后，将晶片200搬出。顺便，对研磨后的布线层2006的晶片面内的膜厚分布进行调查，结果发现，在晶片200的面内，如图3所示，有时存在布线间绝缘膜2002的高度不一致的情况。例如，如图6所示，已知可观察到晶片200的外周面的膜厚比中央面的膜厚小的分布A、晶片200的中央面的膜厚比外周面的膜厚大的分布B。如果膜厚分布存在偏差，则通过后述的空隙形成工序106，存在能够将空隙形成到期望的深度的部位和不能将空隙形成到期望的深度的部位的问题。此处的空隙是后面作为气隙使用的空隙。这些偏差引起半导体装置的成品率降低。根据专利技术人的深入研究，结果获知分布A、分布B分别具有不同的原因。以下，说明该原因。分布A的原因在于浆料对晶片200的供给方法。如前文所述，供给至研磨布402的浆料经由固定环403b，从晶片200的周围进行供给。因此，研磨了晶片外周面后的浆料流入晶片200的中央面，另一方面，新鲜的浆料流入晶片外周面。由于新鲜的浆料的研磨效率高，所以与中央面相比，晶片200的外周面被更充分地研磨。由此认为，布线层2006的的膜厚成为分布A。成为分布B的原因在于固定环403b的磨损。如果本文档来自技高网...

【技术保护点】
一种半导体装置的制造方法，包括：在形成有第一层间绝缘膜和布线层的衬底中，接收所述布线层的膜厚信息的工序，其中，所述布线层形成在所述第一层间绝缘膜上，具有埋入有用作布线的多个含铜膜的槽、和设置在所述槽之间且将所述含铜膜之间绝缘的布线间绝缘膜；将所述衬底载置在设置于处理室的内侧的衬底载置部的工序；基于与所述布线层的膜厚信息相应的蚀刻控制值，通过蚀刻气体将所述布线层蚀刻的工序。

【技术特征摘要】
2016.06.10 JP 2016-1163511.一种半导体装置的制造方法，包括：在形成有第一层间绝缘膜和布线层的衬底中，接收所述布线层的膜厚信息的工序，其中，所述布线层形成在所述第一层间绝缘膜上，具有埋入有用作布线的多个含铜膜的槽、和设置在所述槽之间且将所述含铜膜之间绝缘的布线间绝缘膜；将所述衬底载置在设置于处理室的内侧的衬底载置部的工序；基于与所述布线层的膜厚信息相应的蚀刻控制值，通过蚀刻气体将所述布线层蚀刻的工序。2.如权利要求1所述的半导体装置的制造方法，其中，所述蚀刻控制值为蚀刻时间，所述蚀刻时间设定为蚀刻至比所述槽的底位置更深的位置。3.如权利要求1所述的半导体装置的制造方法，其中，所述布线层的膜厚信息为所述布线间绝缘膜的膜厚信息。4.如权利要求3所述的半导体装置的制造方法，其中，所述布线层的膜厚信息为将所述含铜膜研磨之后的所述布线层的膜厚信息。5.如权利要求1所述的半导体装置的制造方法，其中，所述布线层的膜厚信息为将所述含铜膜研磨之后的所述布线层的膜厚信息。6.如权利要求1所述的半导体装置的制造方法，其中，所述膜厚信息为所述衬底的中央面和外周面的膜厚分布信息，在所述蚀刻的工序中，当所述膜厚分布信息表现出所述中央面比所述外周面厚时，使所述中央面处的所述衬底的单位面积的所述蚀刻气体的暴露量比所述外周面处的所述衬底的单位面积的所述蚀刻气体的暴露量多，当所述膜厚分布信息为表现出所述外周面比所述中央面大的信息时，使所述外周面处的所述衬底的单位面积的所述蚀刻气体的暴露量比所述中央面处的所述衬底的单位面积的所述蚀刻气体的暴露量多。7.如权利要求6所述的半导体装置的制造方法，其中，所述布线层的膜厚信息为将所述含铜膜研磨之后的所述布线层的膜厚信息。8.如权利要求1所述的半导体装置的制造方法，其中，所述膜厚信息为所述衬底的中央面和外周面的膜厚分布信息，在所述蚀刻的工序中，当所述膜厚分布信息表现出所述中央面比所述外周面厚时，使向所述中央面供给的所述蚀刻气体的量比向所述外周面供给的所述蚀刻气体的量多，当所述膜厚分布信息表现出所述外周面比所述中央面大的信息时，使向所述外周面供给的所述蚀刻气体的量比向所述中央面供给的所述蚀刻气体的量多。9.如权利要求8所述的半导体装置的制造方法，其中，所述布线层的膜厚信息为将所述含铜膜研磨之后的所述布线层的膜厚信息。10.如权利要求1所述的半导体装置的制造方法，其中，所述膜厚信息为所述衬底的中央面和其外周面的膜厚分布...

【专利技术属性】
技术研发人员：大桥直史，丰田一行，岛本聪，菊池俊之，
申请(专利权)人：株式会社日立国际电气，
类型：发明
国别省市：日本,JP