用于处理从非易失性存储器阵列检索的状态置信度数据的方法和设备技术

一种设备可包括将从非易失性存储器检索数据的控制器以及可在控制器上操作以在包括许多感测条件的第一组感测条件下读取非易失性存储器的存储器存储单元的纠错模块。该纠错模块进一步可操作用于设定已编码输出中的第一组位，该第一组位包括将指示存储器存储单元的逻辑状态的逻辑状态位和将基于第一组感测条件下的读取结果而指示逻辑状态位的准确度的已编码输出中的一个或多个附加位，该第一组感测条件包括比第一组位更大的数目。公开了其他实施例并要求保护。

Method and apparatus for processing state confidence data retrieved from non-volatile memory array

An apparatus can include a controller that retrieves data from non-volatile memory and an error correction module that can be operated on a controller to read a non-volatile memory storage unit under a first set of sensing conditions including a number of sensing conditions. The error correction module is further operable to set encoding output in the first set, the logic state of the first group of bits will include direct memory storage unit logic state and the first group to read the results under the condition of test indicated the logic state of the accuracy has been output encoding one or more of the additional, the first set of sensing conditions including the number is greater than the first set of bit. Other embodiments are disclosed and protection is required.

【技术实现步骤摘要】
用于处理从非易失性存储器阵列检索的状态置信度数据的方法和设备
技术介绍
本案是申请号：201280072014.3，专利技术名称为：用于处理从非易失性存储器阵列检索的状态置信度数据的方法和设备的分案申请。随着存储器件中的存储单元尺寸缩小至较小的尺寸，数据存储的完整性受到挑战。特别地，诸如NAND闪速存储器之类的非易失性存储器件中的原始位出错率已被观察到随着减小的存储单元尺寸而增加。NAND闪速架构被结构化成使得存储器更多地像块器件被访问，该块器件包括硬盘或存储卡，其中，块可包含多个页面。NAND技术依赖于纠错码（ECC）过程来补偿在正常器件操作期间可自发地出故障的位。为了实现可容忍位出错率，通常在系统层级采用纠错引擎。在新生代的NAND产品中已采用的最常见ECC使用所谓的BCH代码（缩写是从专利技术人的姓名Bose、Ray-Chaudhuri和Hocquenghem导出的）。然而，BCH代码可能不能输送随着存储器存储单元尺寸继续调整至更小尺寸而在未来几代NAND产品中可能要求的纠错能力。另一方面，诸如低密度奇偶校验（LDPC）之类的错误代码提供更大的能力，但是要求NAND存储器以与常规用户本文档来自技高网...

【技术保护点】
一种其上存储有指令的计算机可读介质，当执行指令时使得计算设备执行以下操作：在包括许多感测条件的第一组感测条件下对非易失性存储器的存储器存储单元进行读取；确定一组基准电压，其标记用于多位存储器存储单元的第一位的逻辑状态之间的过渡；以及执行一组感测测量，每组感测测量包括在跨越围绕该组基准电压的每个基准电压的一定范围的阈值电压的多个感测基准电压下对非易失性存储器进行读取；分配其数目小于感测条件的第一组位将对存储器存储单元进行读取的结果编码为已编码输出；设定已编码输出中的第一组位，该第一组位包括将指示存储器存储单元的逻辑状态的逻辑状态位和将基于第一组感测条件下的读取结果而指示逻辑状态位的准确度的已编码...

【技术特征摘要】
1.一种其上存储有指令的计算机可读介质，当执行指令时使得计算设备执行以下操作：在包括许多感测条件的第一组感测条件下对非易失性存储器的存储器存储单元进行读取；确定一组基准电压，其标记用于多位存储器存储单元的第一位的逻辑状态之间的过渡；以及执行一组感测测量，每组感测测量包括在跨越围绕该组基准电压的每个基准电压的一定范围的阈值电压的多个感测基准电压下对非易失性存储器进行读取；分配其数目小于感测条件的第一组位将对存储器存储单元进行读取的结果编码为已编码输出；设定已编码输出中的第一组位，该第一组位包括将指示存储器存储单元的逻辑状态的逻辑状态位和将基于第一组感测条件下的读取结果而指示逻辑状态位的准确度的已编码输出中的一个或多个附加位，该第一组感测条件包括比第一组位更大的数目。2.根据权利要求1所述的其上存储有指令计算机可读介质，当执行指令时使得计算设备进一步执行：应用低密度奇偶校验（LDPC）修正以确定非易失性存储器中的位错误。3.根据权利要求1所述的其上存储有指令计算机可读介质，设置第一组位包括确定在第一组感测条件下感测非易失性存储器的结果，该第一组感测条件跨越在表示用于所述存储器存储单元的第一逻辑状态的标称...

【专利技术属性】
技术研发人员：M高曼，WD特兰，AS马德拉斯瓦拉，朴成浩，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国,US