多个背栅极晶体管制造技术

本发明专利技术涉及多个背栅极晶体管。本发明专利技术是关于半导体结构，尤指多个背栅极晶体管结构以及制造方法。该结构包括：晶体管，形成于半导体材料及下方基板上方；以及多个隔离接触区，位于该晶体管的本体或通道下方，构造成在不同位置向该晶体管的该本体提供局部电位。

Multiple back gate transistors

The present invention relates to a plurality of back gate transistors. The present invention relates to a semiconductor structure, especially a plurality of back gate transistor structures and methods of manufacture. The structure includes a transistor formed on the semiconductor material and below the substrate; and a plurality of isolation contact zone, is located below the transistor body or channel configured to provide local potential to the body of the transistor in different positions.

【技术实现步骤摘要】
多个背栅极晶体管
本专利技术关于半导体结构，尤指关于多个背栅极晶体管结构以及制造方法。
技术介绍
已针对类比应用开发了超薄本体及超薄BOX(掩埋氧化物)(ultra-thinbodyandultra-thinBOX；UTBB)SOICMOS技术。尤其，UTBB对于以高Id、Gmmax以及Av为特征的类比应用具有良好的应用潜力。不过，这些及其它类型装置受到操作缺陷的影响。例如，UTBB及其它类型装置(例如FET)仅可向装置的本体或通道的单个位置施加单个偏压，因此在其功能性及关键参数上有所限制。在这种情况下，需要针对特定的应用设计特定的结构，从而导致较高的设计及制造成本。
技术实现思路
在本专利技术的一个方面中，一种结构包括：形成于半导体材料及下方基板上方的晶体管；以及位于该晶体管的本体下方的多个隔离接触区，构造成在不同位置向该晶体管的该本体或通道提供局部电位。在本专利技术的一个方面中，一种结构包括：形成于半导体材料上方的晶体管；以及位于该晶体管下方的多个背侧导电接触，其向该晶体管的本体提供不同位置的不同偏压。在本专利技术的一个方面中，一种结构包括：设于晶圆上的晶体管；位于该晶体管的第一边缘本文档来自技高网...

【技术保护点】
一种结构，包括：晶体管，形成于半导体材料及下方基板上方；以及多个隔离接触区，位于该晶体管的本体下方，构造成在不同位置向该晶体管的该本体或通道提供局部电位。

【技术特征摘要】
2016.04.29 US 15/142,5251.一种结构，包括：晶体管，形成于半导体材料及下方基板上方；以及多个隔离接触区，位于该晶体管的本体下方，构造成在不同位置向该晶体管的该本体或通道提供局部电位。2.如权利要求1所述的结构，其中，所述隔离接触区通过绝缘材料横向隔开。3.如权利要求1所述的结构，其中，所述隔离接触区通过与该多个隔离接触区相反类型的掺杂而横向隔开。4.如权利要求1所述的结构，其中，该不同位置的该局部电位是施加于该晶体管的不同区域的不同电位。5.如权利要求1所述的结构，其中，所述隔离接触区是沿该晶体管的长度。6.如权利要求1所述的结构，其中，所述隔离接触区是沿该晶体管的宽度。7.如权利要求1所述的结构，其中，所述隔离接触区为氧化物层中的导电接触，位于该半导体材料下方。8.如权利要求7所述的结构，其中，所述导电接触完全延伸穿过该氧化物层，与该半导体材料接触。9.如权利要求7所述的结构，其中，所述导电接触部分延伸穿过该氧化物层，从而在所述导电接触的端部与该半导体材料之间留有间隔。10.如权利要求1所述的结构，其中，所述隔离接触区为晶圆中的导电接触，通过该氧化物层及该半导体层与该晶体管隔开。11.如权利要求10所述的结构，其中，所述导电接触部...

【专利技术属性】
技术研发人员：T·B·霍克，R·A·费尔普斯，A·K·斯坦珀，R·A·卡米略卡斯蒂略，
申请(专利权)人：格罗方德半导体公司，
类型：发明
国别省市：开曼群岛,KY