The present invention relates to a semiconductor device and its manufacturing method and electronic device. The semiconductor device includes a first wafer; wafer second, located in the first wafer above and engages with the first wafer; the first top metal layer disposed on the first wafer is connected with the first electric components in the first wafer; the second metal layer is positioned on the second wafer and at the top of the first top metal layer, the second metal layer is connected with the second electric second functional components in a wafer; electrical connection structure, wherein the electrical connection structure through the second wafer and the second metal layer and extends to the first wafer in the first top metal the layer, so that the second parts of the second wafer in connected with the first electric components in the first wafer. The structure can form an electric connection structure to connect the first wafer and the second wafer, and the chip area can be reduced.
【技术实现步骤摘要】
一种半导体器件及其制造方法和电子装置
本专利技术涉及半导体
,具体而言涉及一种半导体器件及其制造方法和电子装置。
技术介绍
在电子消费领域,多功能设备越来越受到消费者的喜爱,相比于功能简单的设备,多功能设备制作过程将更加复杂,比如需要在电路版上集成多个不同功能的芯片,因而出现了3D集成电路(integratedcircuit,IC)技术,3D集成电路(integratedcircuit,IC)被定义为一种系统级集成结构,将多个芯片在垂直平面方向堆叠,从而节省空间,各个芯片的边缘部分可以根据需要引出多个引脚,根据需要利用这些引脚,将需要互相连接的芯片通过金属线互联,但是上述方式仍然存在很多不足,比如堆叠芯片数量较多,而且芯片之间的连接关系比较复杂,那么就会需要利用多条金属线,最终的布线方式比较混乱,而且也会导致体积增加。因此,目前在所述3D集成电路(integratedcircuit,IC)技术中大都采用硅通孔(ThroughSiliconVia,TSV)以及位于硅通孔上方的金属互连结构形成电连接,然后进一步实现晶圆之间的键合。在3DIC立体叠合技术,硅通孔(TSV)、中介板(Interposer)等关键技术、封装零组件的协助下,在有限面积内进行最大程度的晶片叠加与整合,进一步缩减晶片面积、封装体积并提升晶片沟通效率。因此,晶圆水平上的Cu-Cu接合(WaferlevelCu-Cubonding)作为3DIC中的一项关键技术,在高端产品上的有重要的应用趋势。在目前的工艺中在将底部晶圆和顶部晶圆相接合合,但是所述方法不仅占用较大的芯片面积,而且需要执行两 ...
【技术保护点】
一种半导体器件,其特征在于,所述半导体器件包括:第一晶圆;第二晶圆,位于所述第一晶圆的上方并与所述第一晶圆相接合;第一顶部金属层,位于所述第一晶圆中并与所述第一晶圆中的第一功能部件电连接;第二金属层,位于所述第二晶圆中且位于所述第一顶部金属层的上方,所述第二金属层与所述第二晶圆中的第二功能部件电连接;电连接结构,其中所述电连接结构贯穿所述第二晶圆和所述第二金属层并延伸至所述第一晶圆中的所述第一顶部金属层上,以使所述第二晶圆中的所述第二功能部件与所述第一晶圆中的第一功能部件电连接。
【技术特征摘要】
1.一种半导体器件,其特征在于,所述半导体器件包括:第一晶圆;第二晶圆,位于所述第一晶圆的上方并与所述第一晶圆相接合;第一顶部金属层,位于所述第一晶圆中并与所述第一晶圆中的第一功能部件电连接;第二金属层,位于所述第二晶圆中且位于所述第一顶部金属层的上方,所述第二金属层与所述第二晶圆中的第二功能部件电连接;电连接结构,其中所述电连接结构贯穿所述第二晶圆和所述第二金属层并延伸至所述第一晶圆中的所述第一顶部金属层上,以使所述第二晶圆中的所述第二功能部件与所述第一晶圆中的第一功能部件电连接。2.根据权利要求1所述的半导体器件,其特征在于,所述第二金属层环绕所述电连接结构的周边设置。3.根据权利要求1所述的半导体器件,其特征在于,所述第二金属层呈中空的环形结构,所述电连接结构与所述环形结构中的中空部分相匹配并嵌于所述环形结构中。4.根据权利要求1或3所述的半导体器件,其特征在于,所述第二金属层呈方形中空环形结构、圆形中空环形结构或多边形的中空环形结构。5.根据权利要求3所述的半导体器件,其特征在于,所述中空部分尺寸比所述第二金属层的尺寸大1/3~2/3。6.根据权利要求1所述的半导体器件,其特征在于,所述电连接结构包括硅通孔。7.根据权利要求1所述的半导体器件,其特征在于,所述第一晶圆为逻辑晶圆,所述第二晶圆为CMOS图像传感器晶圆。8.一种半...
【专利技术属性】
技术研发人员:王冲,张海芳,刘煊杰,
申请(专利权)人:中芯国际集成电路制造上海有限公司,中芯国际集成电路制造北京有限公司,
类型:发明
国别省市:上海,31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。