铜箔、积层体、印刷配线板的制造方法及电子机器的制造方法技术

本发明专利技术公开铜箔、积层体、印刷配线板的制造方法及电子机器的制造方法，具体提供一种即便使用在高频电路基板，传输损耗亦良好地获得抑制且与树脂的密接性良好的铜箔。一种铜箔，具有粗化处理层，粗化处理层具有原粒子层，原粒子层侧表面的表面粗糙度Ra在0.12μm以下，原粒子层的原粒子的平均粒径为0.10～0.25μm。

Copper foil, laminated body, manufacturing method of printed wiring board and manufacturing method of electronic machine

The invention discloses a method for manufacturing copper foil, laminate, printed wiring board and electronic machine, in particular to a even used in high frequency circuit board, transmission loss also good adhesion and inhibition of copper foil with good resin. A copper foil has a roughening treatment layer, the roughening treatment layer has a primary particle layer, and the surface roughness of the side surface of the original particle layer is below 0.12 mu m, and the average particle size of the original particle layer is 0.10 to 0.25 m Ra.

【技术实现步骤摘要】
铜箔、积层体、印刷配线板的制造方法及电子机器的制造方法
本专利技术关于一种铜箔、高频电路用铜箔、附载体铜箔、高频电路用附载体铜箔、积层体、印刷配线板的制造方法及电子机器的制造方法。
技术介绍
印刷配线板这半世纪以来取得重大发展，目前已几乎使用在所有的电子机器。随着近年来电子机器的小型化、高性能化需求增大，装载零件的高密度构装化及信号的高频化亦不断发展，对于印刷配线板要求优异的高频对应。对于高频用基板，为了确保输出信号的品质，而要求降低传输损耗。传输损耗主要由起因于树脂(基板侧)的介电损耗与起因于导体(铜箔侧)的导体损耗构成。关于介电损耗，树脂的介电系数及介电损失正切越小，则越减少。在高频信号中，关于导体损耗，主要原因如下：因“频率越高，电流越仅是流经导体的表面”的集肤效应，导致电流流经的截面积减少，电阻变高。作为用以降低高频电路用铜箔的传输损耗的技术，例如，在专利文献1揭示有一种如下的高频电路用金属箔：将银或银合金被覆在金属箔表面的单面或两面，在该银或银合金被覆层上，施加有厚度小于前述银或银合金被覆层的银或银合金以外的被覆层。又，记载有：藉此，可提供一种即使在如卫星通讯所使用的超高频本文档来自技高网...

【技术保护点】
一种铜箔，具有粗化处理层，所述粗化处理层具有原粒子层，所述原粒子层侧表面的表面粗糙度Ra在0.12μm以下，所述原粒子层的原粒子的平均粒径为0.10～0.25μm。

【技术特征摘要】
2016.04.15 JP 2016-0824251.一种铜箔，具有粗化处理层，所述粗化处理层具有原粒子层，所述原粒子层侧表面的表面粗糙度Ra在0.12μm以下，所述原粒子层的原粒子的平均粒径为0.10～0.25μm。2.根据权利要求1所述的铜箔，其中所述粗化处理层在所述原粒子层上具有二次粒子层，所述二次粒子层的二次粒子的平均粒径在0.35μm以下。3.根据权利要求2所述的铜箔，其中所述二次粒子层的二次粒子的平均粒径满足以下的(A-1)及(A-2)的项目中任1个或2个，(A-1)所述二次粒子层的二次粒子的平均粒径满足以下的项目中的任一个，·0.34μm以下，·0.33μm以下，·0.32μm以下，·0.31μm以下，·0.30μm以下，·0.29μm以下，·0.28μm以下，·0.27μm以下，·0.26μm以下，·0.25μm以下，·0.24μm以下，·0.234μm以下，·0.23μm以下，·0.22μm以下，·0.21μm以下，·0.20μm以下，·0.19μm以下，·0.18μm以下，·0.17μm以下，·0.16μm以下，·0.15μm以下，·0.145μm以下，·0.14μm以下，·0.13μm以下，·0.125μm以下，·0.12μm以下，·0.11μm以下，·0.10μm以下，·0.09μm以下，·0.08μm以下，·0.07μm以下，·0.06μm以下，(A-2)所述二次粒子层的二次粒子的平均粒径满足以下的项目中的任一个，·0.001μm以上，·0.003μm以上，·0.005μm以上，·0.007μm以上，·0.009μm以上，·0.01μm以上。4.根据权利要求1至3中任一项所述的铜箔，其中所述原粒子层的原粒子的平均粒径满足以下的项目中的任一个，·未达0.25μm，·0.244μm以下，·0.24μm以下，·0.234μm以下，·0.23μm以下，·0.204μm以下，·0.22μm以下，·0.21μm以下，·0.20μm以下，·0.19μm以下，·0.18μm以下，·0.17μm以下，·0.16μm以下，·0.15μm以下，·0.145μm以下，·0.14μm以下，·0.13μm以下，·0.125μm以下。5.根据权利要求1至3中任一项所述的铜箔，其中所述原粒子层侧表面的表面粗糙度Ra满足以下的(B-1)及(B-2)的项目中的任一个或二个，(B-1)所述原粒子层侧表面的表面粗糙度Ra满足以下的项目中的任一个，·0.11μm以下，·0.10μm以下，·0.09μm以下，·0.08μm以下，·0.07μm以下，(B-2)所述原粒子层侧表面的表面粗糙度Ra满足以下的项目中的任一个，·0.001μm以上，·0.005μm以上，·0.007μm以上，·0.01μm以上，·0.02μm以上，·0.03μm以上，·0.04μm以上，·0.05μm以上。6.根据权利要求1至3中任一项所述的铜箔，其中将介电系数为2.4，介电损失正切为0.001及厚度为50μm的树脂贴合在所述铜箔的所述粗化处理层侧表面后，使所述铜箔为18μm厚，利用蚀刻以特性阻抗成为50Ω的方式形成电路，经测量在频率60GHz的传输损耗时，所述传输损耗为8.4dB/10cm以下。7.根据权利要求1至3中任一项所述的铜箔，其中将介电系数为2.9，介电损失正切为0.002及厚度为50μm的树脂贴合在所述铜箔的所述粗化处理层侧表面后，使所述铜箔为18μm厚，利用蚀刻以特性阻抗成为50Ω的方式形成电路，经测量在频率60GHz的传输损耗时，所述传输损耗为8.4dB/10cm以下。8.根据权利要求1至3中任一项所述的铜箔，其中将介电系数为3.2，介电损失正切为0.002及厚度为50μm的树脂贴合在所述铜箔的所述粗化处理层侧表面后，使所述铜箔为18μm厚，利用蚀刻以特性阻抗成为50Ω的方式形成电路，经测量在频率60GHz的传输损耗时，所述传输损耗为8.4dB/10cm以下。9.根据权利要求1至3中任一项所述的铜箔，其中所述粗化处理层的Co及Ni的合计含量在2000μg/dm2以下。10.根据权利要求1至3中任一项所述的铜箔，其中所述粗化处理层的Co及Ni的合计含量满足以下的(C-1)及(C-2)的项目中的任一个或二个，(C-1)所述粗化处理层的Co及Ni的合计含量满足以下的项目中的任一个，·2000μg/dm2以下，·1900μg/dm2以下，·1800μg/dm2以下，·1700μg/dm2以下，·1600μg/dm2以下，·1500μg/dm2以下，·1400μg/dm2以下，·1300μg/dm2以下，·1200μg/dm2以下，·1100μg/dm2以下，·1000μg/dm2以下，·950μg/dm2以下，·900μg/dm2以下，·850μg/dm2以下，·800μg/dm2以下，·750μg/dm2以下，·700μg/dm2以下，(C-2)所述粗化处理层的Co及Ni的合计含量满足以下的项目中的任一个，·不含Co及Ni，·0μg/dm2，·0μg/dm2以上，·0.1μg/dm2以上，·0.5μg/dm2以上，·0.8μg/dm2以上，·1μg/dm2以上，·2μg/dm2以上，·5μg/dm2以上，·10μg/dm2，·15μg/dm2以上，·20μg/dm2以上，·25μg/dm2以上。11.根据权利要求1至3中任一项所述的铜箔，其中所述粗化处理层的Co含量满足以下的(D-1)及(D-2)的项目中的任一个或二个，(D-1)所述粗化处理层的Co含量满足以下的项目中的任一个，·1000μg/dm2以下，·950μg/dm2以下，·900μg/dm2以下，·850μg/dm...

【专利技术属性】
技术研发人员：福地亮，
申请(专利权)人：JX金属株式会社，
类型：发明
国别省市：日本,JP