半导体器件及制造方法技术

本发明专利技术提供一种半导体器件及制造方法，包括：依次叠加在衬底上的GaN层、AlGaN层、以及开设有栅极接触孔、源极接触孔和漏极接触孔的介质层；栅极接触孔位于源极接触孔和漏极接触孔之间；AlGaN层设置有与栅极接触孔连通的凹槽，凹槽位于栅极接触孔的下方且靠近源极接触孔的一侧，凹槽的宽度小于栅极接触孔宽度的一半，凹槽的深度小于AlGaN层的厚度；源极和漏极分别包括填充源极接触孔和漏极接触孔的第一金属层，栅极包括填充凹槽和栅极接触孔的第二金属层。通过本发明专利技术提供的方案，能够优化器件的正向导通特性和反向耐压特性。

【技术实现步骤摘要】
半导体器件及制造方法
本专利技术涉及半导体器件领域，尤其涉及一种半导体器件及制造方法。
技术介绍
随着高效完备的功率转换电路和系统需求的日益增加，具有低功耗和高速特性的功率器件最近吸引了很多关注。氮化镓(GaN)作为一种第三代宽禁带半导体材料，由于其具有大禁带宽度(3.4eV)、高电子饱和速率(2×107cm/s)、高击穿电场(1×1010--3×1010V/cm)，较高热导率，耐腐蚀和抗辐射性能，在高压、高频、高温、大功率和抗辐照环境条件下具有较强的优势，被认为是研究短波光电子器件和高压高频率大功率器件的最佳材料。尤其是GaN基氮化镓铝(AlGaN)/GaN高迁移率晶体管成为功率器件中的研究热点。AlGaN/GaN抑制结处能够形成高浓度、高迁移率的二维电子气(2DEG)，同时异质结对2DEG具有良好的调节作用。但是对于增强型GaN高迁移率晶体管，由于其沟道长度与导通电阻呈正比，但与器件耐压呈反比，因此很难在低导通电阻的基础上实现高耐压，影响器件的电学特性。
技术实现思路
本专利技术提供一种半导体器件及制造方法，用于解决现有的GaN高迁移率晶体管无法兼顾导通特性和耐压特性的问题。本专利技术的第一方面提供一种半导体器件，包括：衬底、位于所述衬底上的氮化镓GaN层、位于所述GaN层上的氮化镓铝AlGaN层、开设有栅极接触孔、源极接触孔和漏极接触孔的介质层、栅极、源极、以及漏极；所述介质层位于AlGaN层的表面上，所述栅极接触孔位于所述源极接触孔和所述漏极接触孔之间；所述AlGaN层设置有与所述栅极接触孔连通的凹槽，所述凹槽位于所述栅极接触孔的下方且靠近所述源极接触孔的一侧，所述凹槽的宽度小于所述栅极接触孔宽度的一半，所述凹槽的深度小于所述AlGaN层的厚度；所述源极和所述漏极分别包括填充所述源极接触孔和所述漏极接触孔的第一金属层，所述栅极包括填充所述凹槽和所述栅极接触孔的第二金属层。本专利技术的第二方面提供一种半导体器件制造方法，包括：在衬底上自下向上依次形成氮化镓GaN层、氮化镓铝AlGaN层和介质层；去除预设区域内的介质层，直至露出所述AlGaN层的表面，形成源极接触孔和漏极接触孔；在器件表面沉积第一金属层，对所述第一金属层进行刻蚀，直至露出所述介质层的表面，形成源极和漏极；对位于所述源极和所述漏极之间的部分介质层进行刻蚀，直至露出所述AlGaN层的表面，形成栅极接触孔；对露出的AlGaN层靠近源极的部分区域表面进行刻蚀，形成凹槽，所述凹槽的宽度小于所述栅极接触孔宽度的一半，所述凹槽的深度小于所述AlGaN层的厚度；在所述凹槽和所述栅极接触孔内填充第二金属层，形成栅极。本专利技术提供的半导体器件及制造方法中，在衬底上依次形成GaN层、AlGaN层和介质层，介质层开设有栅极接触孔、源极接触孔和漏极接触孔，栅极接触孔下方靠近源极的AlGaN层还设置有与栅极接触孔连通的凹槽，该凹槽的宽度小于栅极接触孔宽度的一半且深度小于AlGaN层的厚度，栅极包括填充在凹槽和栅极接触孔的金属层，基于上述结构，栅极被划分为延伸至AlGaN层中的增强型栅极和位于AlGaN层表面上的耗尽型栅极，增强型栅极的长度小于耗尽型栅极的长度，当器件处于关态条件下，增强型栅极关断，而耗尽型栅极可以在漏极电压下锁住沟道电势，提供高阻断能力，当器件处于开态状态，栅极下方的增强型沟道和耗尽型沟道提供低的沟道电阻，保证高导通电流和低导通电阻，从而优化器件的正向导通特性和反向耐压特性，提高器件的可靠性。附图说明图1为本专利技术实施例一提供的半导体器件的剖面结构示意图；图2A为本专利技术实施例二提供的一种半导体器件制造方法的流程示意图；图2B为本专利技术实施例二中沉积第一金属层的流程示意图；图2C为本专利技术实施例二中形成栅极的流程示意图；图2D为本专利技术实施例二提供的一种半导体器件制造方法的流程示意图；图2E为本专利技术实施例二提供的另一种半导体器件制造方法的流程示意图；图3A为本专利技术实施例二中形成GaN层、AlGaN层和介质层之后的所述半导体器件的剖面结构示意图；图3B为本专利技术实施例二中形成源极接触孔和漏极接触孔之后的所述半导体器件的剖面结构示意图；图3C为本专利技术实施例二中在器件表面沉积第一金属层之后的所述半导体器件的剖面结构示意图；图3D为本专利技术实施例二中对第一金属层进行刻蚀之后的所述半导体器件的剖面结构示意图；图3E为本专利技术实施例二中形成栅极接触孔之后的所述半导体器件的剖面结构示意图；图3F为本专利技术实施例二中形成凹槽之后的所述半导体器件的剖面结构示意图。附图标记：11-衬底；12-GaN层；13-AlGaN层；131-凹槽；14-介质层；141-栅极接触孔；142-源极接触孔；143-漏极接触孔；15-栅极；16-源极；17-漏极；18-第一金属层。具体实施方式为使本专利技术实施例的目的、技术方案和优点更加清楚，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述。为了方便说明，放大或者缩小了不同层和区域的尺寸，所以图中所示大小和比例并不一定代表实际尺寸，也不反映尺寸的比例关系。图1为本专利技术实施例一提供的半导体器件的剖面结构示意图，如图1所示，该器件包括：衬底11、位于衬底11上的氮化镓(GaN)层12、位于GaN层12上的氮化镓铝(AlGaN)层13、开设有栅极接触孔141、源极接触孔142和漏极接触孔143的介质层14、栅极15、源极16、以及漏极17；介质层14位于AlGaN层13的表面上，栅极接触孔141位于源极接触孔142和漏极接触孔143之间；AlGaN层13设置有与栅极接触孔141连通的凹槽131，凹槽131位于栅极接触孔141的下方且靠近源极接触孔142的一侧，凹槽131的宽度小于栅极接触孔141宽度的一半，凹槽131的深度小于AlGaN层13的厚度；源极16和漏极17分别包括填充源极接触孔142和漏极接触孔143的第一金属层，栅极15包括填充凹槽131和栅极接触孔141的第二金属层其中，衬底11可以为半导体元素，例如单晶硅、多晶硅或非晶结构的硅或硅锗(SiGe)，也可以为混合的半导体结构，例如碳化硅、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓、合金半导体或其组合。在实际应用中，衬底11具体还可以为在半导体衬底上生长的一层或多层半导体薄膜的外延片。可选的，本实施例中的衬底11可以为硅衬底。可选的，介质层14可以为氮化硅(Si3N4)层。具体的，实际工艺中，可以在衬底11上依次叠加形成GaN层12和AlGaN层13，进一步的，在AlGaN层13表面沉积Si3N4层。其中，凹槽131的深度可以为AlGaN层13的厚度的一半。具体的，填充在凹槽中的第二金属层形成增强型栅极，位于AlGaN层13表面上的第二金属层形成耗尽型栅极，并且增强型栅极的长度短，耗尽型栅极的长度长，这里的长短指的是器件剖面图中在横向方向上的宽度大小，即宽度大小。基于上述方案，栅极被划分为延伸至AlGaN层中的增强型栅极和位于AlGaN层表面上的耗尽型栅极，增强型栅极的长度小于耗尽型栅极的长度，当器件处于关态条件下，增强型栅极关断，而耗尽型栅极可以在漏极电压下锁住沟道电势，提供高阻断能力，当器件处于开态状态，栅极下方的增强型沟道和耗尽型沟道提供低的沟道电阻本文档来自技高网...

【技术保护点】
一种半导体器件，其特征在于，包括：衬底、位于所述衬底上的氮化镓GaN层、位于所述GaN层上的氮化镓铝AlGaN层、开设有栅极接触孔、源极接触孔和漏极接触孔的介质层、栅极、源极、以及漏极；所述介质层位于AlGaN层的表面上，所述栅极接触孔位于所述源极接触孔和所述漏极接触孔之间；所述AlGaN层设置有与所述栅极接触孔连通的凹槽，所述凹槽位于所述栅极接触孔的下方且靠近所述源极接触孔的一侧，所述凹槽的宽度小于所述栅极接触孔宽度的一半，所述凹槽的深度小于所述AlGaN层的厚度；所述源极和所述漏极分别包括填充所述源极接触孔和所述漏极接触孔的第一金属层，所述栅极包括填充所述凹槽和所述栅极接触孔的第二金属层。

【技术特征摘要】
1.一种半导体器件，其特征在于，包括：衬底、位于所述衬底上的氮化镓GaN层、位于所述GaN层上的氮化镓铝AlGaN层、开设有栅极接触孔、源极接触孔和漏极接触孔的介质层、栅极、源极、以及漏极；所述介质层位于AlGaN层的表面上，所述栅极接触孔位于所述源极接触孔和所述漏极接触孔之间；所述AlGaN层设置有与所述栅极接触孔连通的凹槽，所述凹槽位于所述栅极接触孔的下方且靠近所述源极接触孔的一侧，所述凹槽的宽度小于所述栅极接触孔宽度的一半，所述凹槽的深度小于所述AlGaN层的厚度；所述源极和所述漏极分别包括填充所述源极接触孔和所述漏极接触孔的第一金属层，所述栅极包括填充所述凹槽和所述栅极接触孔的第二金属层。2.根据权利要求1所述的器件，其特征在于，所述凹槽的深度为所述AlGaN层厚度的一半。3.根据权利要求1或2所述的器件，其特征在于，所述介质层为氮化硅Si3N4层。4.一种半导体器件制造方法，其特征在于，包括：在衬底上自下向上依次形成氮化镓GaN层、氮化镓铝AlGaN层和介质层；去除预设区域内的介质层，直至露出所述AlGaN层的表面，形成源极接触孔和漏极接触孔；在器件表面沉积第一金属层，对所述第一金属层进行刻蚀，直至露出所述介质层的表面，形成源极和漏极；对位于所述源极和所述漏极之间的部分介质层进行刻蚀，直至露出所述AlGaN层的表面，形成栅极接触孔；对露出的AlGaN层...

【专利技术属性】
技术研发人员：刘美华，孙辉，林信南，陈建国，
申请(专利权)人：北京大学，北大方正集团有限公司，深圳方正微电子有限公司，
类型：发明
国别省市：北京,11