半导体装置的制造方法制造方法及图纸

本发明专利技术的实施方式提供一种半导体装置的制造方法，能有效扩大在打线接合时产生接触等的接合线间的间隔。实施方式的半导体装置的制造方法包括以下步骤：使用插有接合线的毛细管，分别用接合线将多个第1接合部与多个第2接合部之间电连接；测定相邻接合线间的间隙；及在相邻接合线间的间隙为设定值以下的一组接合线间配置毛细管，使毛细管边与至少一条接合线接触边沿接合线的接线方向移动，扩大相邻接合线间的间隙。

Method for manufacturing semiconductor device

Embodiments of the present invention provide a method of manufacturing a semiconductor device that can effectively increase the spacing between adjacent lines during wire bonding. The implementation method of manufacturing a semiconductor device includes the following steps: using a capillary pipe is inserted into the joint line, respectively, a plurality of first joint parts and a plurality of second joint of the electric connection between the bonding wire; Determination of adjacent joint clearance between the lines; and in the adjacent joint clearance between the lines for setting a set of the engaged line the configuration of capillary, moving the connection direction of the capillary edge and at least one bonding wire contact edge bonding wire, expanding joint clearance between adjacent lines.

【技术实现步骤摘要】
半导体装置的制造方法[相关申请案]本申请享有以日本专利申请案2016-53320号(申请日：2016年3月17日)为基础申请案的优先权。本申请通过参照该基础申请案而包含基础申请案的所有内容。
本专利技术的实施方式涉及一种半导体装置的制造方法。
技术介绍
NAND型闪速存储器等内置存储芯片的半导体存储装置中，小型化及高容量化快速发展。半导体存储装置这样的半导体装置中，为了兼顾小型化与高容量化，例如，应用如下构成：在电路基材上依次层叠多个存储芯片等半导体芯片，且用树脂层将这些半导体芯片密封。另外，关于电路基材的端子或半导体芯片的电极垫，形成间距的窄间距化不断发展。用接合线将这种电路基材的端子与半导体芯片的电极垫电连接时，相邻接合线间会产生接触，或者即使在打线接合时未产生接触，也会因线间隔变窄而容易由后续步骤的树脂密封步骤中的线偏移引起接合线间的接触。打线接合步骤或树脂密封步骤等中，相邻接合线间产生接触的半导体装置会作为不良品处理，导致半导体装置的良率降低。虽提出了各种防止相邻接合线间的接触的技术，但如果使用附加的构造物，会导致半导体装置的制造成本或制造工时增加。另外，越使电路基材的端子或本文档来自技高网...

【技术保护点】
一种半导体装置的制造方法，其特征在于包括以下步骤：使用插有接合线的毛细管，分别用所述接合线将设置在第1装置构成零件的多个第1接合部、与设置在第2装置构成零件的多个第2接合部之间电连接；对连接所述多个第1接合部与所述多个第2接合部的多个所述接合线中，相邻的所述接合线间的间隙进行测定；选择所测定的所述相邻接合线间的间隙为设定值以下的一组接合线；及在所选择的所述一组接合线间配置所述毛细管，使所述毛细管边与至少一条所述接合线接触边沿所述接合线的接线方向移动，扩大所述一组接合线间的间隙。

【技术特征摘要】
2016.03.17 JP 2016-0533201.一种半导体装置的制造方法，其特征在于包括以下步骤：使用插有接合线的毛细管，分别用所述接合线将设置在第1装置构成零件的多个第1接合部、与设置在第2装置构成零件的多个第2接合部之间电连接；对连接所述多个第1接合部与所述多个第2接合部的多个所述接合线中，相邻的所述接合线间的间隙进行测定；选择所测定的所述相邻接合线间的间隙为设定值以下的一组接合线；及在所选择的所述一组接合线间配置所述毛细管，使所述毛细管边与至少一条所述接合线接触边沿所述接合线的接线方向移动，扩大所述一组接合线间的间隙。2.根据权利要求1所述的半导体装置的制造方法，其特征在于还包括以下步骤：扩大所述一组接合线间的间隙后，再次测定所述一组接合线间的间隙；及在所述再次测定的一组接合线间的间隙的测定值为设定值以下的所述一组接合线间，配置所述毛细管，使所述毛细管边与至少一条所述接合线接触边沿所述接合线的接线方向移动，再次扩大所述一组接合线间的间隙。3.根据权利要求2所述的半导体装置的制造方法，其特征在于，在再次测定所述间隙的步骤中，仅再次测定所述间隙经扩大的一组接合线间的间隙。4.一种半导体装置的制造方法，其特征在于包括以下步骤：使用插有接合线的毛细管，分别用所述接合线将设置在第1装置构成零件的多个第1接合部、与设置在第2装置构成零件的多个第2接合部之间电连接；对连接所述多个第1接合部...

【专利技术属性】
技术研发人员：佐野雄一，
申请(专利权)人：东芝存储器株式会社，
类型：发明
国别省市：日本,JP