互补纳米线半导体器件及其制备方法技术

本发明专利技术提供一种互补纳米线半导体器件及其制备方法，包括：提供一衬底，衬底上形成有NMOS有源区域、PMOS有源区域及浅沟槽隔离区域；在NMOS有源区域和PMOS有源区域上选择性外延生长锗晶体材料，以形成第一多边体外延线；选择性蚀刻衬底，使该第一多边体外延线悬空于衬底上方；在NMOS有源区域上方的第一多边体外延线的周围区域选择性外延生长III-V族半导体晶体材料，以形成第二多边体外延线；沉积介电材料于第一多边体外延线及第二多边体外延线，介电材料覆盖第一多边体外延线及第二多边体外延线；及沉积导电材料于介电材料，以形成包围第一多边体外延线及第二多边体外延线的栅极电极，其中第一多边体外延线作为第一纳米线，第二多边体外延线作为第二纳米线。

Complementary nanowire semiconductor device and method of making the same

The present invention provides a complementary nanowire semiconductor device and its preparation method, including: providing a substrate, a NMOS active region, PMOS active region and the shallow trench isolation region is formed on a substrate; selective epitaxial growth of germanium crystal material in the NMOS active region and PMOS active region, to form the first multilateral extension in vitro; selectivity the first substrate is etched in the extension of the multilateral suspended above the substrate; the growth of III-V semiconductor crystal materials in the NMOS active region above the first multilateral extension line of the surrounding area in vitro selective epitaxy, to form the second multilateral epitaxial line; a dielectric material is deposited on the first line and the more than 2 side of multilateral epitaxial epitaxial line, dielectric the electric material covering the first extension line and the more than 2 sides in the multilateral epitaxial line; and a conductive material is deposited on the dielectric material to form the first multilateral, surrounded by in vitro The extension line and the gate electrode more than 2 side epitaxial line, wherein the first line as the first multilateral epitaxial nanowire, the more than 2 boundary lines along the second nm line in vitro.

【技术实现步骤摘要】
互补纳米线半导体器件及其制备方法
本专利技术涉及半导体制造
，尤其涉及一种互补纳米线半导体器件及其制备方法。
技术介绍
随着可携式电子产品不断的推陈出新，其工艺技术也不断的在进步，而产品尺寸的微小化为目前最受关注的技术，如金氧半场效应晶体管(MOSFET)不断的被微小化，然而晶体管的微小化衍生出许多物理上的限制以及问题，例如热载流子注入、漏电流、绝缘、短沟道效应(Short-ChannelEffects，SCEs)及沟道长度控制等，使得晶体管之栅极对于沟道内的控制能力逐渐降低。因此，为了解决晶体管因微小化所产生的问题，多重栅极(Multi-Gate)晶体管被提出以改善栅极对于沟道的控制能力。常见的多重栅极晶体管为在硅衬底上制造三栅极(tri-gate)晶体管或环绕式栅极(gate-all-around)晶体管，然而，该类三维结构器件沟道的迁移率仍须改善。现有技术中，例如美国公开专利US20100164101，硅锗外延线包围在鳍部的顶端，因此所形成的硅锗外延线为具有硅核的外延线。虽然通过后续的氧化热退火处理能够使锗向中心聚集以形成锗纳米线，但是由于内核的硅含量较高，也就是纳米线的本文档来自技高网...

【技术保护点】
一种互补纳米线半导体器件的制备方法，其特征在于，包括：提供一衬底，该衬底上形成有NMOS有源区域、PMOS有源区域及浅沟槽隔离区域；在该NMOS有源区域和该PMOS有源区域上选择性外延生长锗晶体材料，以形成第一多边体外延线；选择性蚀刻该衬底，使该第一多边体外延线悬空于该衬底上方；在该NMOS有源区域上方的该第一多边体外延线的周围区域选择性外延生长III‑V族半导体晶体材料，以形成第二多边体外延线；在该第一多边体外延线及该第二多边体外延线上沉积介电材料，该介电材料覆盖该第一多边体外延线及该第二多边体外延线；及在该介电材料上沉积导电材料，以形成包围该第一多边体外延线及该第二多边体外延线的栅极电极，...

【技术特征摘要】
1.一种互补纳米线半导体器件的制备方法，其特征在于，包括：提供一衬底，该衬底上形成有NMOS有源区域、PMOS有源区域及浅沟槽隔离区域；在该NMOS有源区域和该PMOS有源区域上选择性外延生长锗晶体材料，以形成第一多边体外延线；选择性蚀刻该衬底，使该第一多边体外延线悬空于该衬底上方；在该NMOS有源区域上方的该第一多边体外延线的周围区域选择性外延生长III-V族半导体晶体材料，以形成第二多边体外延线；在该第一多边体外延线及该第二多边体外延线上沉积介电材料，该介电材料覆盖该第一多边体外延线及该第二多边体外延线；及在该介电材料上沉积导电材料，以形成包围该第一多边体外延线及该第二多边体外延线的栅极电极，其中该第一多边体外延线作为第一纳米线，该第二多边体外延线作为第二纳米线。2.如权利要求1所述的互补纳米线半导体器件的制备方法，其特征在于，该第一多边体外延线的形状为棱形。3.如权利要求1所述的互补纳米线半导体器件的制备方法，其特征在于，形成该第一多边体外延线的步骤包括：该第一多边体外延线的长度介于2纳米至50纳米之间。4.如权利要求1所述的互补纳米线半导体器件的制备方法，其特征在于，形成该第一多边体外延线的步骤包括：该第一多边体外延线的直径介于2纳米至5纳米之间。5.如权利要求1所述的互补纳米线半导体器件的制备方法，其特征在于，在该NMOS有源区域和该PMOS有源区域上选择性外延生长该锗晶体材料的步骤包括：采用化学气相沉积、分子束外延或原子层沉积的方式生长该锗晶体材料。6.如权利要求1所述的互补纳米线半导体器件的制备方法，其特征在于，形成该第一多边体外延线的步骤包括：该第一多边体外延线为锗纳米线。7.如权利要求6所述的互补纳米线半导体器件的制备方法，其特征在于，按质量或重量百分比计算，该锗纳米线中锗含量介于65％至100％之间。8.如权利要求1...

【专利技术属性】
技术研发人员：肖德元，
申请(专利权)人：上海新昇半导体科技有限公司，
类型：发明
国别省市：上海,31