将过孔与密集间距金属互连层的顶和底自对准的结构和方法技术

本发明专利技术的实施例包括具有与互连线自对准的顶上过孔和贯穿过孔的互连结构，以及形成这种结构的方法。在实施例中，在层间电介质(ILD)中形成互连结构。可以在ILD中形成一个或多个第一互连线。互连结构还可以包括ILD中的以与第一互连线交替的图案布置的一个或多个第二互连线。第一和第二互连线中的每一个的顶表面可以凹陷到ILD的顶表面下方。互连结构可以包括形成在第一互连线中的一个或多个或第二互连线中的一个或多个之上的自对准顶上过孔。在实施例中，自对准顶上过孔的顶表面与ILD的顶表面基本上共面。

【技术实现步骤摘要】
【国外来华专利技术】将过孔与密集间距金属互连层的顶和底自对准的结构和方法
本专利技术的实施例总体上涉及半导体器件的制造。具体而言，本专利技术的实施例涉及用于半导体器件的互连结构以及用于制造这种器件的方法。
技术介绍
现代集成电路使用导电互连层来连接芯片上的各个器件和/或发送和/或接收器件外部的信号。通常类型的互连层包括耦合到各个器件的铜和铜合金互连线，包括通过过孔互连的其它互连线。集成电路具有多级互连并不罕见。例如，两个或多个互连层可以通过电介质材料彼此分离。分离互连级的电介质层通常被称为层间电介质(ILD)。由于这些互连层由具有较小间距的互连线制造以适应较小芯片的需要，所以越来越难以将过孔与期望的互连层正确对准。特别地，在制造期间，由于自然产生的制造变化，过孔边缘的位置相对于其要接触的互连层或线可能没有对准。但过孔必须允许将一个互连层的一个互连线连接到期望的下层或线，而不会错误地连接到不同的互连层或线。如果过孔没有对准并接触错误的金属部件，则芯片可能会短路，导致电气性能下降。解决这个问题的一个解决方案是减小过孔尺寸，例如通过使过孔变窄。然而，减小过孔尺寸导致电阻的增大并且降低制造期间的产量。附图说明图本文档来自技高网...

【技术保护点】
一种互连结构，包括：层间电介质(ILD)；所述ILD中的一个或多个第一互连线，其中，每个所述第一互连线的顶表面凹陷到所述ILD的顶表面之下；所述ILD中的以与所述第一互连线交替的图案布置的一个或多个第二互连线，其中，每个所述第二互连线的顶表面凹陷到所述ILD的顶表面之下；以及所述第一互连线中的一个或多个之上或者所述第二互连线中的一个或多个之上的自对准顶上过孔，其中，所述自对准顶上过孔包括与所述ILD的顶表面基本上共面的顶表面。

【技术特征摘要】
【国外来华专利技术】1.一种互连结构，包括：层间电介质(ILD)；所述ILD中的一个或多个第一互连线，其中，每个所述第一互连线的顶表面凹陷到所述ILD的顶表面之下；所述ILD中的以与所述第一互连线交替的图案布置的一个或多个第二互连线，其中，每个所述第二互连线的顶表面凹陷到所述ILD的顶表面之下；以及所述第一互连线中的一个或多个之上或者所述第二互连线中的一个或多个之上的自对准顶上过孔，其中，所述自对准顶上过孔包括与所述ILD的顶表面基本上共面的顶表面。2.根据权利要求1所述的互连结构，还包括所述第一互连线中的一个或多个之下或者所述第二互连线中的一个或多个之下的一个或多个自对准贯穿过孔。3.根据权利要求1所述的互连结构，其中，电介质盖层形成在其上没有形成自对准顶上过孔的第一互连线和第二互连线之上。4.根据权利要求3所述的互连结构，其中，所述电介质盖层是SiOxCyNz材料、金属氧化物材料或金属氮化物材料。5.根据权利要求1所述的互连结构，其中，所述自对准顶上过孔包括凹口。6.根据权利要求5所述的互连结构，还包括形成在所述顶上过孔的顶表面之上的触点金属。7.根据权利要求6所述的互连结构，其中，所述触点金属是不同于所述顶上过孔的材料。8.根据权利要求1所述的互连结构，其中，在一个或多个所述第一互连线和所述第二互连线之间的空间中形成气隙。9.根据权利要求8所述的互连结构，其中，所述气隙沿着所述第一互连线和所述第二互连线的侧壁的高度的至少一半延伸。10.根据权利要求8所述的互连结构，其中，所述气隙沿着所述第一互连线和所述第二互连线的侧壁的整个高度延伸。11.根据权利要求1所述的互连结构，其中，所述第一互连线和所述第二互连线的高宽比为2:1或更大。12.根据权利要求1所述的互连结构，其中，所述第一互连线与所述第二互连线间隔小于30nm。13.一种形成互连结构的方法，包括：将多个第一沟槽形成到层间电介质(ILD)中；将第一金属设置到所述第一沟槽中以形成第一互连线和在所述第一互连线之上的第一自对准顶上过孔；去除一个或多个所述第一自对准过孔，以暴露一个或多个所述第一互连线的顶表面；在所述第一互连线的暴露的顶表面上方形成第一电介质盖层；以与所述第一沟槽交替的图案将一个或多个第二沟槽形成到所述ILD中；将第二金属设置到所述一个或多个第二沟槽中以形成第二互连线和第二自对准顶上过孔；去除一个或多个所述第二自对准顶上过孔，以暴露出一个或多个所述第二互连线的顶表面；以及在所述第二互连线的暴露的顶表面上方形成第二电介质盖层。14.根据权利要求13所述的方法，其中，形成所述第一沟槽包括：在形成于所述ILD之上的第一硬掩模层上方形成主干层；在所述主干层上形成间隔物，其中，所述第一硬掩模层的一部分保持暴露在所述间隔物之间；以及蚀刻穿过所述第一硬掩模层的暴露部分并进入所述第一硬掩模层的暴露部分下方的所述ILD中。15.根据权利要求14所述的方法，其中，形成所述第二沟槽包括：蚀刻穿过...

【专利技术属性】
技术研发人员：R·E·申克尔，M·昌德霍克，R·L·布里斯托尔，M·J·科布林斯基，K·林，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国,US