形成具有减少侧壁渐缩的互连特征制造技术

本发明专利技术涉及形成具有减少侧壁渐缩的互连特征，包括形成一材料迭层的方法，其包括具有导电特征位于其中的第一介电层，以及位于该第一介电层上方的第二介电层。在该第二介电层上方形成包括多个间隔开的掩模组件的蚀刻掩模。该掩模组件定义至少一个露出该第二介电层的第一通孔开口。在蚀刻掩模上方形成图案化层。在图案化层中形成第二通孔开口以露出在该蚀刻掩模中的该第一通孔开口。经由该第二通孔开口蚀刻该第二介电层，以定义露出该导电特征的该第二介电层中的第三通孔开口。移除该图案化层及该蚀刻掩模。在该第三通孔开口中形成接触该导电特征的导电通孔。

【技术实现步骤摘要】
形成具有减少侧壁渐缩的互连特征
本专利技术的主题一般地涉及半导体器件的制造，更具体地说，形成具有减少侧壁渐缩的互连特征(features)，例如通孔或线路。
技术介绍
现代的集成电路的最小特征尺寸(例如场效应晶体管的沟道长度)已达到深亚微米(deepsub-micron)范围，从而在速度及/或功耗及/或电路功能的各方面稳定地增加这些电路的性能。显着减少独立电路组件的尺寸，从而提高例如晶体管组件的开关速度，也减少用于与互连线电连接的该独立电路组件的可用面积(floorspace)。因此，这些互连线的尺寸及在金属线之间的空间必须减少，以补偿可用面积减少的量及每单位面积提供的电路组件增加的数量。传统的双镶嵌互连技术通常导致线路及通孔中具有侧壁渐缩的显着水平(即，在从顶部到底部的一个方向的向内渐缩)。例如，该侧壁角度可以小于85度，而不是一个理想化90度。此侧壁渐缩需要增大相邻的通孔之间的间隔，以提供足够的电分离，从而降低了密度。本专利技术涉及用于形成通孔的各种方法，以便消除或减少上述一个或多个问题的影响。
技术实现思路
以下示出对本专利技术的简化概述以提供本专利技术的一些态样的基本理解。此概述本文档来自技高网...

【技术保护点】
一种方法，包括：形成一材料迭层，其包括具有导电特征位于其中的第一介电层，以及位于该第一介电层上方的第二介电层；在该第二介电层上方形成一蚀刻掩模，其包括多个间隔开的掩模组件，该掩模组件定义至少露出该第二介电层的第一通孔开口；在该蚀刻掩模上方形成图案化层；在该图案化层中形成第二通孔开口，以露出在该蚀刻掩模中的该第一通孔开口；经由该第二通孔开口蚀刻该第二介电层，以定义露出该导电特征的该第二介电层中的第三通孔开口；移除该图案化层及该蚀刻掩模；及在该第三通孔开口中形成导电通孔，该导电通孔接触该导电特征。

【技术特征摘要】
2015.10.06 US 14/876,0231.一种方法，包括：形成一材料迭层，其包括具有导电特征位于其中的第一介电层，以及位于该第一介电层上方的第二介电层；在该第二介电层上方形成一蚀刻掩模，其包括多个间隔开的掩模组件，该掩模组件定义至少露出该第二介电层的第一通孔开口；在该蚀刻掩模上方形成图案化层；在该图案化层中形成第二通孔开口，以露出在该蚀刻掩模中的该第一通孔开口；经由该第二通孔开口蚀刻该第二介电层，以定义露出该导电特征的该第二介电层中的第三通孔开口；移除该图案化层及该蚀刻掩模；及在该第三通孔开口中形成导电通孔，该导电通孔接触该导电特征。2.如权利要求1所述的方法，还包括：在形成该蚀刻掩模之前，在位于该第二介电层上方形成硬掩模层，其中，该第一通孔开口露出该硬掩模层的第一部分；形成该多个间隔开的掩模组件，以定义露出该硬掩模层的第二部分的第一渠沟开口；使用该蚀刻掩模蚀刻该硬掩模层，以定义在该硬掩模层中的第四通孔开口以及第二渠沟开口；蚀刻该第二介电层之后，在至少该第三通孔开口中形成牺牲材料；移除该图案化层，以露出该第二渠沟开口；经由该第二渠沟开口蚀刻该第二介电层以定义在该第二介电层中的渠沟凹陷，其中，在该蚀刻之后，该牺牲材料至少部分地填充该第三通孔开口；移除该硬掩模层；以及在该渠沟凹陷中形成导电线。3.如权利要求2所述的方法，还包括定义该渠沟凹陷之后，自该第三通孔开口移除该牺牲材料。4.如权利要求2所述的方法，其中，形成该导电通孔及该导电线，包括：在该第二介电层上方形成导电材料，并填充该第三通孔开口及该渠沟凹陷；以及移除设于该第二介电层上方的部分的该导电材料。5.如权利要求2所述的方法，还包括形成该牺牲材料之前，移除该图案化层。6.如权利要求1所述的方法，还包括：在形成该蚀刻掩模之前，在位于该第二介电层上方形成硬掩模层，其中，该第一通孔开口露出该硬掩模层的第一部分；使用该蚀刻掩模蚀刻该硬掩模层，以定义在该硬掩模层中的第四通孔开口；形成在该第二介电层及该硬掩模层之间的帽盖层；以及经由该第四通孔开口蚀刻该帽盖层，以露出该第二介电层。7.如权利要求1所述的方法，还包括：在形成该蚀刻掩模之前，在位于该第二介电层上方形成硬掩模层，其中，该第一通孔开口露出该硬掩模层的第一部分；形成该多个间隔开的掩模组件，以定义露出该硬掩模层的第二部分的第一渠沟开口；使用该蚀刻掩模蚀刻该硬掩模层，以定义在该硬掩模层中的第四通孔开口及第二渠沟开口；蚀刻该第二介电层之后，在至少该第三通孔开口中形成牺牲材料；以及使用平坦化制程移除该图案化层的第一部分及该牺牲层。8.如权利要求7所述的方法，其中，该图案化层包括第一平坦化层、形成在该第一平坦化层上方的停止层及形成在该停止层上方的第二平坦化层，...

【专利技术属性】
技术研发人员：F·W·莫恩特，S·西迪基，D·M·特里克特，B·C·佩埃萨拉，
申请(专利权)人：格罗方德半导体公司，国际商业机器公司，
类型：发明
国别省市：开曼群岛,KY