用于先进互连应用的超薄电介质扩散阻挡层与蚀刻终止层制造技术

在此所述的实施例一般涉及含硅与铝层的形成。在此所述的包法可包括：将基板定位在工艺腔室的处理区域中；输送工艺气体到该处理区域，该工艺气体包含含铝气体与含硅气体；活化反应物气体，该反应物气体包含含氮气体、含氢气体、或上述的组合物；输送该反应物气体到该工艺气体以产生沉积气体，该沉积气体将含硅与铝层沉积在该基板上；及净化该处理区域。可执行上述步骤一或更多次以沉积蚀刻终止层。

【技术实现步骤摘要】
【国外来华专利技术】用于先进互连应用的超薄电介质扩散阻挡层与蚀刻终止层
在此所述的实施例一般涉及半导体制造。更具体地说，在此公开的实施例涉及含硅与铝层。
技术介绍
自半导体器件在数十年前首先被引进之后，这样的半导体器件几何结构在尺寸上已经急剧地减小。自从那时起，集成电路已经一般遵循两年/一半尺寸规则(常称为摩尔定律)，这意味着安装在芯片上的器件的数量每两年会加倍。现今的制造工厂常规地制造具有0.35μm以及甚至0.25μm特征尺寸的器件，并且明日的工厂很快将制造具有甚至更小几何结构的器件。随着持续的器件缩小化，互连RC延迟持续上升。在解决此挑战的一些努力之中，一种努力是减少由电介质扩散阻挡层所贡献的电容。这可通过降低介电常数或实体上减薄阻挡物来达到。各种方式存在着权衡(trade-off)。低介电常数(低k)阻挡物是一般较不致密的材料，这会限制它们的作为对抗氧化、湿气渗透、与铜扩散的强健阻挡物的能力。另一方面，实体上减薄阻挡物受到薄层作为有效蚀刻终止层的能力的限制，尤其是考虑到干法蚀刻工艺的微负载与非均匀性。在这种上下文中，传统的SiCN或SiOC基阻挡物/蚀刻终止层已经达到它们的缩小极限。为了持续缩小本文档来自技高网...

【技术保护点】
一种沉积层的方法，包含以下步骤：将基板定位在工艺腔室的处理区域中；输送工艺气体到所述处理区域，所述工艺气体包含含铝气体与含硅气体；活化反应物气体，所述反应物气体包含含氮气体、含氢气体、或上述的组合物；输送所述反应物气体到所述工艺气体以产生沉积气体，所述沉积气体将含硅与铝层沉积在所述基板上；及净化所述处理区域。

【技术特征摘要】
【国外来华专利技术】2014.12.15 US 62/092,1071.一种沉积层的方法，包含以下步骤：将基板定位在工艺腔室的处理区域中；输送工艺气体到所述处理区域，所述工艺气体包含含铝气体与含硅气体；活化反应物气体，所述反应物气体包含含氮气体、含氢气体、或上述的组合物；输送所述反应物气体到所述工艺气体以产生沉积气体，所述沉积气体将含硅与铝层沉积在所述基板上；及净化所述处理区域。2.如权利要求1所述的方法，其中所述含硅与铝层包含SiAlN、SiAlCN、或SiAlON。3.如权利要求1所述的方法，其中活化所述反应物气体的步骤包含以下步骤：在输送所述反应物气体到所述工艺气体之前，将所述反应物气体转变成等离子体。4.如权利要求1所述的方法，其中所述反应物气体在所述工艺气体的存在下被活化。5.如权利要求1所述的方法，其中所述反应物气体包含NH3、N2、H2、或上述的组合物。6.一种沉积层的方法，包含以下步骤：将基板定位在工艺腔室的处理区域中；将含硅层沉积在所述基板上，包含以下步骤：输送第一工艺气体到所述处理区域，所述第一工艺气体包含含硅气体；活化第一反应物气体，以产生经活化的第一反应物气体，所述第一反应物气体包含含氮气体、含氢气体、或上述的组合物；输送所述经活化的第一反应物气体到所述第一工艺气体以产生第一沉积气体；及净化所述处理区域；将含铝层沉积在所述含硅层上，包含以下步骤：输送第二工艺气体到所述处理区域，所述第二工艺气体包含含铝气体；活化第二反应物气体，以产生经活化的第二反应物气体，所述第二反应物气...

【专利技术属性】
技术研发人员：D·帕德希，陈一宏，K·陈，A·B·玛里克，A·T·迪莫斯，M·斯利尼瓦萨恩，
申请(专利权)人：应用材料公司，
类型：发明
国别省市：美国,US