半导体器件及其制造方法技术

本公开涉及半导体器件及其制造方法。一种具有高且稳定的工作电压的半导体器件及其制造方法被提供，该半导体器件包括：具有包括沟道区域的有源区的衬底；覆盖有源区的顶表面的栅绝缘层；覆盖有源区的顶表面上的栅绝缘层的栅电极；掩埋绝缘图案，其在栅电极的下侧处于有源区的沟道区域中，并且与衬底的顶表面间隔开；以及在掩埋绝缘图案中的每个的两侧处的衬底中并且从衬底的顶表面延伸到比掩埋绝缘图案中的每个的高度更低的高度的一对源/漏区域。

Semiconductor device and manufacturing method thereof

The present disclosure relates to a semiconductor device and a method of manufacturing the same. A semiconductor device having high working voltage and stable and a manufacturing method thereof are provided. The semiconductor device includes an active region including a substrate having a channel region; an insulating layer covering the active area of the top surface of the gate; covering the active region on the top surface of the gate insulating layer of the gate electrode; the buried insulating patterns. In the side of the gate electrode in the channel region of the active region, and between the top surface of a substrate; and a substrate on both sides of the buried insulating each pattern in and from the top surface of the substrate and extend to a height lower than the buried insulating each pattern in the height of a pair of source / drain area.

【技术实现步骤摘要】
半导体器件及其制造方法
本专利技术构思涉及半导体器件及其制造方法，更具体地，涉及具有相对高的工作电压的半导体器件及其制造方法。
技术介绍
近来，随着电子产业的快速发展，用户的对于更小和更高性能的电子器件的需求急剧增加。尽管该产业具有为更高速度和更低功耗而优化的技术，但是仍存在需要具有高电压能力的电子器件的应用。因此，已经进行了对制造具有高工作电压的半导体器件(集成电路(IC))，而不使用用于产生高工作电压的额外的分立器件的研究。
技术实现思路
本专利技术构思提供可以具有高且稳定的工作电压的半导体器件及其制造方法。根据本专利技术构思的一方面，一种半导体器件包括：具有包括沟道区域的有源区的衬底；覆盖有源区的顶表面的栅绝缘层；覆盖有源区的顶表面上的栅绝缘层的栅电极；掩埋绝缘图案，其在栅电极的下侧处的有源区的沟道区域中并且与衬底的顶表面间隔开；以及一对源/漏区域，其在掩埋绝缘图案中的每个的两侧处的衬底中并且从衬底的顶表面延伸到比掩埋绝缘图案中的每个的高度更低的高度。根据本专利技术构思的另一方面，提供一种半导体器件，其包括：衬底，其包括第一区域、第二区域和隔离层，隔离层限定包括沟道区域的有源区；栅本文档来自技高网...

【技术保护点】
一种半导体器件，其包括：衬底，其具有包括沟道区域的有源区；覆盖所述有源区的顶表面的栅绝缘层；栅电极，其覆盖所述有源区的所述顶表面上的所述栅绝缘层；掩埋绝缘图案，其在所述栅电极的下侧于所述有源区的所述沟道区域中，并且与所述衬底的顶表面间隔开；以及在所述衬底中位于所述掩埋绝缘图案的两侧并且从所述衬底的所述顶表面延伸到比所述掩埋绝缘图案的高度更低的高度的一对源/漏区域。

【技术特征摘要】
2016.02.12 KR 10-2016-00163491.一种半导体器件，其包括：衬底，其具有包括沟道区域的有源区；覆盖所述有源区的顶表面的栅绝缘层；栅电极，其覆盖所述有源区的所述顶表面上的所述栅绝缘层；掩埋绝缘图案，其在所述栅电极的下侧于所述有源区的所述沟道区域中，并且与所述衬底的顶表面间隔开；以及在所述衬底中位于所述掩埋绝缘图案的两侧并且从所述衬底的所述顶表面延伸到比所述掩埋绝缘图案的高度更低的高度的一对源/漏区域。2.如权利要求1所述的半导体器件，其中在垂直于所述衬底的主表面的方向上所述掩埋绝缘图案的全部重叠所述栅电极。3.如权利要求2所述的半导体器件，其中在所述对源/漏区域间的间距的方向上，所述掩埋绝缘图案的宽度等于所述栅电极的宽度。4.如权利要求2所述的半导体器件，其中在所述对源/漏区域间的间距的方向上，所述掩埋绝缘图案的宽度小于所述栅电极的宽度。5.如权利要求1所述的半导体器件，其中所述掩埋绝缘图案的一端的一部分和另一端的一部分与所述对源/漏区域分别接触。6.如权利要求1所述的半导体器件，其中所述对源/漏区域中的每个包括第一源/漏区域和具有比所述第一源/漏区域的掺杂浓度更高的掺杂浓度的第二源/漏区域，以及与所述第二源/漏区域延伸相比，所述第一源/漏区域朝所述栅电极的下侧更进一步地延伸。7.如权利要求6所述的半导体器件，其中相对于所述衬底的主表面，所述第一源/漏区域的底表面的高度低于所述第二源/漏区域的底表面的高度。8.如权利要求6所述的半导体器件，其中所述掩埋绝缘图案的一端的一部分和另一端的一部分与所述对源/漏区域中的所述第一源/漏区域分别接触。9.如权利要求1所述的半导体器件，其中所述沟道区域包括在所述掩埋绝缘图案的上侧的上部沟道区域、以及在所述掩埋绝缘图案的下侧的下部沟道区域，所述上部沟道区域和所述下部沟道区域通过所述掩埋绝缘图案彼此分隔开，并且所述上部沟道区域的掺杂浓度小于所述下部沟道区域的掺杂浓度。10.一种半导体器件，其包括：衬底，其包括第一区域、第二区域和隔离层，所述隔离层在所述第一区域和第二区域中的每个中限定包括沟道区域的有源区；栅绝缘层，其覆盖所述第一区域和所述第二区域中的每个中的所述有源区的顶表面；栅电极，其覆盖所述第一区域和所述第二区域中的每个中的所述有源区的所述顶表面上的所述栅绝缘层；设置在所述第二区域中的掩埋绝缘图案，其在所述第二区域中的所述栅电极的下侧处的所述有源区的所述沟道区域中，并且与所述衬底的顶表面间隔开；一对第一源/漏区域，其在所述第一区域中的所述栅电极的两侧处的所述衬底中；以及在所述第二区域中的一对第二源/漏区域，其在所述掩埋绝缘图案的两侧处的所述衬底中，并且从所述衬底的所述顶表面延伸到比所述掩埋绝缘图案的高度更低的高度，其中，在所述第一区域中，所述有源区从所述衬底的所述顶表面延伸到所述隔离层的底表面。11.如权利要求10所述的半导体器件，其中在所述对第二源/漏区域之间的间距的方向上，所述掩埋绝缘图案的宽度等于或小于所述第二区域中的所述栅电极的宽度。12.如权利要求10所述的半导体器件，其中在垂直于所述衬底的主表面的方向上，所述掩埋绝缘图案的全部重叠所述第二区域中的所述栅电极。13.如权利要求10所述的半导体器件，其中所述对第二源/漏区域中的每个包括第二低浓度源/漏区域和具有比所述第二低浓度源/漏区域的掺杂浓度更高的掺杂浓度的第二高浓度源/漏区域，以及所述掩埋绝缘图案的一端的一部分和另一端的一部分与所述对第二源/漏区域中的一对所述第二低浓度源/漏区...

【专利技术属性】
技术研发人员：宋官宰，俞在炫，李寅鹤，张成熏，朴明圭，金荣睦，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR