一种阵列基板，阵列基板的像素电极充电方法和显示装置制造方法及图纸

本申请实施例提供了一种阵列基板，包括：多根栅极扫描线、多根数据扫描线，多个像素结构，每个像素结构包括：一像素电极，与每个像素电极连接的第一薄膜晶体管和第二薄膜晶体管；属于同一像素结构的第一薄膜晶体管和第二薄膜晶体管分别与相邻的两根栅极扫描线连接；当对栅极扫描线输入信号电压时，与该栅极扫描线连接的多个像素结构的第一薄膜晶体管或第二薄膜晶体管被导通，数据扫描线分别通过被导通的第一薄膜晶体管和第二薄膜晶体管，对相应的像素电极充电。本申请实施例中，像素结构的像素电极可以在相邻的两根栅极扫描线的信号电压持续时间内进行充电，增长了对像素电极的充电时间，提升了充电率。

【技术实现步骤摘要】
一种阵列基板，阵列基板的像素电极充电方法和显示装置
本申请涉及显示设备
，特别是涉及一种阵列基板，一种阵列基板的像素电极充电方法和显示装置。
技术介绍
现有的薄膜晶体管TFT(ThinFilmTransistor)阵列基板包括：栅极扫描线、数据扫描线、与每根栅极扫描线和数据扫描线连接的薄膜晶体管，与每个薄膜晶体管TFT连接的像素电极。当对一栅极扫描线输入信号电压时，与该栅极扫描线连接的薄膜晶体管被导通，数据扫描线的充电电压通过被导通的薄膜晶体管对相应的像素电极进行充电。如图1所示为现有的薄膜晶体管阵列基板的示意图。其中，一个像素电极只通过一个薄膜晶体管进行充电。如果薄膜晶体管在生产工艺中有损坏，其对应的像素电极将无法正常充电。在面板中，如果像素电极无法充电将无法使对应的液晶产生偏转，从而出现坏点。
技术实现思路
鉴于上述问题，提出了本申请实施例以便提供一种克服上述问题或者至少部分地解决上述问题的一种阵列基板，一种阵列基板的像素电极充电方法和显示装置。为了解决上述问题，本申请实施例公开了一种阵列基板，包括：多根栅极扫描线、多根数据扫描线，多个像素结构，每个像素结构包括：一像素电极，与本文档来自技高网...

【技术保护点】
一种阵列基板，其特征在于，包括：多根栅极扫描线、多根数据扫描线，多个像素结构，每个像素结构包括：一像素电极，与每个像素电极连接的第一薄膜晶体管和第二薄膜晶体管；属于同一像素结构的第一薄膜晶体管和第二薄膜晶体管分别与相邻的两根栅极扫描线连接；当对栅极扫描线输入信号电压时，与该栅极扫描线连接的多个像素结构的第一薄膜晶体管或第二薄膜晶体管被导通，数据扫描线分别通过被导通的第一薄膜晶体管和第二薄膜晶体管，对相应的像素电极充电。

【技术特征摘要】
1.一种阵列基板，其特征在于，包括：多根栅极扫描线、多根数据扫描线，多个像素结构，每个像素结构包括：一像素电极，与每个像素电极连接的第一薄膜晶体管和第二薄膜晶体管；属于同一像素结构的第一薄膜晶体管和第二薄膜晶体管分别与相邻的两根栅极扫描线连接；当对栅极扫描线输入信号电压时，与该栅极扫描线连接的多个像素结构的第一薄膜晶体管或第二薄膜晶体管被导通，数据扫描线分别通过被导通的第一薄膜晶体管和第二薄膜晶体管，对相应的像素电极充电。2.根据权利要求1所述的阵列基板，其特征在于，属于同一像素结构的第一薄膜晶体管和所述第二薄膜晶体管与同一数据扫描线连接。3.根据权利要求1所述的阵列基板，其特征在于，属于同一像素结构的第一薄膜晶体管和所述第二薄膜晶体管与相邻的数据扫描线连接。4.根据权利要求2或3所述的阵列基板，其特征在于，行相邻的两个像素结构的第一薄膜晶体管分别与相邻的数据扫描线连接，行相邻的两个像素结构的第二薄膜晶体管分别与相邻的数据扫描线连接。5.根据权利要求4所述的阵列基板，其特征在于，列相邻的两个像素结构的第一薄膜晶体管与同一数据扫描线连接，列相邻的两个像素结构的第二薄膜晶体管与同一数据扫描线连接。6.一种阵列基板的像素电极充电方法，其特征在于，所述阵列基板包括：多根栅极扫描线、多根数据扫描线，多个像素结构，每个像素结构包括：一像素电极，与每个像素电极连接的第一薄膜晶体管和第二薄膜晶体管；属于同一像素结构的第一薄膜晶体管和第二薄膜晶体管分别与相邻的两根栅极扫描线连接；所述的方法包括：逐根...

【专利技术属性】
技术研发人员：刘冬妮，陈小川，杨盛际，王磊，岳晗，付杰，卢鹏程，方正，肖丽，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：北京,11