能够快速写入数据的存储电路制造技术

本发明专利技术公开了一种能够快速写入数据的存储电路。所述存储电路包含多个存储区块，且所述多个存储区块中的每一存储区块包含多个存储区段。所述多个存储区段中的每一存储区段对应多组位线，且所述多组位线中的每一组位线对应一预充电线。当一预定信号启用时，一电平通过所述预充电线和所述每一组位线写入所述每一存储区段内对应所述每一组位线的存储单元。因此，本发明专利技术适用于需要快速地写入所述数据至所述每一存储区段的存储单元的应用。

Storage circuit capable of rapidly writing data

The invention discloses a storage circuit capable of rapidly writing data. The storage circuit comprises a plurality of storage blocks, and each storage block in the plurality of memory blocks contains a plurality of storage sections. Each storage section of the plurality of storage sections corresponds to a plurality of bit lines, and each of the plurality of groups of bit lines corresponds to a pre charging wire. When a predetermined signal is enabled, a level is passed through the precharge wire and each of the set bit lines to the memory cell in each of the memory segments corresponding to each of the set of bit lines. Therefore, the invention is applicable to the application of a storage unit that needs to rapidly write the data to each memory section.

【技术实现步骤摘要】
能够快速写入数据的存储电路
本专利技术涉及一种存储电路，尤其涉及一种能够快速写入数据的存储电路。
技术介绍
如图1所示，当耦接于存储电路的一应用单元(未绘示于图1)欲写入数据至所述存储电路的一存储区块B1内的一存储区段MS1的存储单元MC1-MCM时，所述存储电路的控制器(未绘示于图1)先启用对应存储区块B1的地址和一字符线WL1的激活(active)指令ACT。然后在所述控制器启用激活指令ACT后，对应字符线WL1的一字符开关即可根据激活指令ACT开启。在所述控制器启用激活指令ACT后，所述控制器接着启用对应存储区块B1的地址和存储区段MS1的地址的一写入指令WRC。然后在所述控制器启用写入指令WRC后，对应存储区段MS1的位线BL1-BLM的位开关即可根据写入指令WRC开启。因此，在对应位线BL1-BLM的位开关开启后，所述数据即可依序通过所述存储电路的数据线(未绘示于图1)、位线BL1-BLM和一读出放大器SA写入存储单元MC1-MCM。另外，如图1所示，符号WL2-WLN也代表字符线，MS2也代表存储区段，M、N为大于1的正整数，以及读出放大器SA是共享于所述存储电路的所有存储区块。如图2所示，因为对应存储区段MS1的位线BL1-BLM的位开关是根据写入指令WRC开启，所以在激活指令ACT之后，写入指令WRC必须包含M个使对应位线BL1-BLM的位开关开启的时钟信号，其中在写入指令WRC之后，所述控制器会启用对应存储区块B1的地址的一预充电指令PREC，其中图2是说明所述控制器所产生的激活指令ACT、写入指令WRC和预充电指令PREC的时序。如图2所示，因为写入指令WRC包含M个使对应位线BL1-BLM的位开关开启的时钟信号，所以写入所述数据至存储单元MC1-MCM的时间至少包含M个时钟信号的时间和激活指令ACT的时间，也就是说写入所述数据至存储单元MC1-MCM将耗费太多的时间。
技术实现思路
本专利技术的一实施例公开一种能够快速写入数据的存储电路。所述存储电路包含多个存储区块，其中所述多个存储区块中的每一存储区块包含多个存储区段。所述多个存储区段中的每一存储区段包含多组位线，所述多组位线中的每一组位线对应一预充电线，以及当一预定信号启用时，一电平通过所述预充电线和所述每一组位线写入所述每一存储区段内对应所述每一组位线的存储单元。本专利技术的另一实施例公开一种能够快速写入数据的存储电路。所述存储电路包含多个存储区块和一接收器，所述多个存储区块中的每一存储区块包含多个存储区段，且所述多个存储区段中的每一存储区段包含多组位线。所述接收器用于从所述存储电路外接收一数据所对应的多个电平，且当一预定信号启用时，对应地输入所述多个电平中的每一电平至所述多组位线中的一组位线，其中在所述每一电平输入至所述组位线后，所述每一电平通过所述组位线写入所述每一存储区段内对应所述组位线的存储单元。本专利技术的另一实施例公开一种能够快速写入数据的存储电路。所述存储电路包含多个存储区块，其中所述多个存储区块中的每一存储区块包含多个存储区段。所述多个存储区段中的每一存储区段包含多组位线，所述多组位线中的每一组位线耦接一预充电线，以及当一预定信号启用时，不同的预充电线接收相同或不同的电平。本专利技术的另一实施例公开一种能够快速写入数据的存储电路。所述存储电路包含多个存储区块和一接收器，其中所述多个存储区块中的每一存储区块包含多个存储区段，且所述多个存储区段中的每一存储区段包含多组位线。所述接收器用于从所述存储电路外接收一数据所对应的多个电平，且当一预定信号启用时，所述接收器接收所述多个电平，并对应地输入所述多个电平中的每一电平至所述多组位线中的一组位线，使所述数据所对应的所述多个电平一次性地被写入至所述多组位线对应的所述每一存储区段内的存储单元。本专利技术的另一实施例公开一种能够快速写入数据的存储电路。所述存储电路包含多个存储区块和一控制器。所述多个存储区块中的每一存储区块包含多个存储区段，所述多个存储区段中一第一存储区段包含多组位线与多条字符线，所述多条字符线中一第一字符线对应的所有存储单元分成多组存储单元。所述控制器用于接收一组控制信号。当所述存储电路的一预定信号启用时，所述控制器依据所述组控制信号，一次性地对所述第一字符线对应的多组存储单元进行写入动作，其中同一组存储单元被写入的数据相同，不同组存储单元被写入的数据可相同或不同。本专利技术的另一实施例公开一种能够快速写入数据的存储电路。所述存储电路包含多个存储区块、一缓存器和一控制器。所述多个存储区块中每一存储区块包含多个存储区段，所述多个存储区段中一第一存储区段包含多组位线与多条字符线，所述多条字符线中一第一字符线对应的所有存储单元分成多组存储单元。所述缓存器用于储存一组控制信号。所述控制器依据一被启用的预定信号与所述组控制信号，一次性地对所述第一字符线对应的多组存储单元进行写入动作。本专利技术所公开一种能够快速写入数据的存储电路。所述存储电路是当多个均衡器根据一预定信号开启时利用多条预充电线快速地写入数据至所述存储电路的一存储区段内的存储单元。如此，因为在一激活指令之后，写入所述数据至所述存储区段的存储单元的时间仅包含所述预定信号的时间和所述激活指令的时间，所以相较于现有技术，写入所述数据至所述存储区段的存储单元的时间将大幅缩短。因此，本专利技术适用于需要快速地写入所述数据至所述存储区段的存储单元的应用。附图说明图1是说明所述存储电路的存储区块内的存储区段的存储单元、字符线、位线和读出放大器的示意图。图2是说明现有技术所公开的激活指令、写入指令和预充电指令的时序示意图。图3是本专利技术的一第一实施例所公开的一种能够快速写入数据的存储电路的均衡器、所述存储电路的存储区块内的存储区段的位线和译码器的示意图。图4是说明激活指令、预定信号和预充电指令的时序示意图。图5是本专利技术的一第二实施例所公开的一种能够快速写入数据的存储电路的均衡器、所述存储电路的一存储区块内的一存储区段的位线和接收器的示意图。图6是本专利技术的一第三实施例所公开的一种能够快速写入数据至存储电路的操作方法的流程图。其中，附图标记说明如下：300译码器302-306晶体管500接收器ACT激活指令B1存储区块BL1-BLM位线DC数据码DA数据EQ1-EQM均衡器EQBL预定信号MC1-MCM存储单元MS1、MS2存储区段PREC预充电指令SA读出放大器VBL1-VBL4预充电线WL1-WLN字符线WRC写入指令600-610步骤具体实施方式请参照图3，图3是本专利技术的一第一实施例所公开的一种能够快速写入数据的存储电路的均衡器EQ1-EQM、所述存储电路的一存储区块内的一存储区段的位线BL1-BLM和一译码器300的示意图，其中所述存储电路包含多个存储区块，所述多个存储区块中的每一存储区块包含多个存储区段，M为大于1的正整数，位线BL1-BLM被分成4组位线，所述4组位线中的每一组位线包含至少一条位线，所述4组位线所包含的位线数目可相同或不同，且所述存储电路是一动态随机存取存储器(Dynamicrandomaccessmemory,DRAM)。但本专利技术并不受限于位线BL1-BLM被分成4组位线，也就是说位线BL1-BLM可分成多组位线。如图3本文档来自技高网...

【技术保护点】
一种能够快速写入数据的存储电路，包含：多个存储区块，其中所述多个存储区块中的每一存储区块包含多个存储区段；其特征在于还包含：所述多个存储区段中的每一存储区段包含多组位线，所述多组位线中的每一组位线对应一预充电线，以及当一预定信号启用时，一电平通过所述预充电线和所述每一组位线写入所述每一存储区段内对应所述每一组位线的存储单元。

【技术特征摘要】
2015.11.19 US 62/257,2411.一种能够快速写入数据的存储电路，包含：多个存储区块，其中所述多个存储区块中的每一存储区块包含多个存储区段；其特征在于还包含：所述多个存储区段中的每一存储区段包含多组位线，所述多组位线中的每一组位线对应一预充电线，以及当一预定信号启用时，一电平通过所述预充电线和所述每一组位线写入所述每一存储区段内对应所述每一组位线的存储单元。2.如权利要求1所述的存储电路，其特征在于还包含：一译码器，耦接于所述多组位线所对应的多条预充电线，用于根据一数据码，产生对应所述数据码的多个电平，以及将所述多个电平对应地输入所述多条预充电线。3.如权利要求2所述的存储电路，其特征在于：所述数据码为一二进制代码。4.如权利要求1所述的存储电路，其特征在于：所述每一组位线包含至少一条位线。5.如权利要求1所述的存储电路，其特征在于：所述每一组位线中的每一位线通过一对应的均衡器耦接于所述预充电线，且当所述预定信号启用时，所述预定信号通过所述预充电线开启所述对应的均衡器。6.如权利要求1所述的存储电路，其特征在于：所述电平通过所述预充电线和所述每一组位线写入所述每一存储区段内对应所述每一组位线的存储单元后，且当一预充电信号启用时，一预充电电平通过所述预充电线和所述每一组位线写入所述每一存储区段内对应所述每一组位线的存储单元。7.如权利要求1所述的存储电路，其特征在于：所述电平是一逻辑高电平或一逻辑低电平。8.一种能够快速写入数据的存储电路，其特征在于包含：多个存储区块，其中所述多个存储区块中的每一存储区块包含多个存储区段，且所述多个存储区段中的每一存储区段包含多组位线；及一接收器，用于从所述存储电路外接收一数据所对应的多个电平，且当一预定信号启用时，对应地输入所述多个电平中的每一电平至所述多组位线中的一组位线，其中在所述每一电平输入至所述组位线后，所述每一电平通过所述组位线写入所述每一存储区段内对应所述组位线的存储单元。9.如权利要求8所述的存储电路，其特征在于：所述组位线中的每一位线通过一对应的均衡器耦接于所述接收器，且当所述预定信号启用时，所述预定信号开启所述对应的均衡器。10.如权利要求8所述的存储电路，其特征在于：所述组位线包含至少一条位线。11.如权利要求8所述的存储电路，其特征在于：所...

【专利技术属性】
技术研发人员：夏浚，宋玉惠，
申请(专利权)人：钰创科技股份有限公司，
类型：发明
国别省市：中国台湾,71