包括鳍型场效应晶体管结构的半导体器件制造技术

一种半导体器件可以包括在基板上的场绝缘膜以及在基板上的具有特殊材料的鳍型图案，该鳍型图案具有第一侧壁和相反的第二侧壁。鳍型图案可以包括鳍型图案的从场绝缘膜的上表面突出的第一部分以及鳍型图案的设置在第一部分上的第二部分。鳍型图案的第三部分可以设置在第二部分上，在该处第三部分可以被鳍型图案的顶部倒圆表面覆盖，并且第一侧壁可以具有跨越第一、第二和第三部分的起伏轮廊。

【技术实现步骤摘要】
包括鳍型场效应晶体管结构的半导体器件
本公开涉及半导体器件，更具体而言，涉及包括鳍型图案的半导体器件。
技术介绍
多栅晶体管已经被使用以通过在基板上使用鳍状形状的硅主体来提高半导体器件的密度，其中栅极在硅主体的表面上。多栅晶体管能够提供更好的缩放，因为三维沟道可以比平面沟道更紧凑。此外，电流控制能力能够增强而不需要增加多栅晶体管的栅长度。此外，可以通过使用多栅半导体抑制短沟道效应(SCE)。
技术实现思路
在本专利技术构思的一些实施方式中，一种半导体器件可以包括在基板上的场绝缘膜以及在基板上具有特殊材料的鳍型图案，该鳍型图案具有第一侧壁和相反的第二侧壁。鳍型图案可以包括鳍型图案的从场绝缘膜的上表面突出的第一部分以及鳍型图案的设置在第一部分上的第二部分。鳍型图案的第三部分可以设置在第二部分上，在该处第三部分可以被鳍型图案的顶部倒圆表面覆盖，并且第一侧壁可以具有跨越第一、第二和第三部分的起伏轮廊。在根据本专利技术构思的一些实施方式中，一种半导体器件可以包括在基板上的第一鳍型图案并且可以具有第一侧壁以及相反的第二侧壁，并且场绝缘膜可以在基板上且围绕第一鳍型图案的第一侧壁的一部分以及第一鳍型图案的第二侧壁的一部分。第一鳍型图案可以包括由场绝缘膜围绕的下部分、向上突出超过场绝缘膜的上表面的上部分、以及被定义为在第一鳍型图案的上部分和第一鳍型图案的下部分之间的边界线，在该边界线处场绝缘膜的上表面与第一鳍型图案相交。第一鳍型图案的上部分以及第一鳍型图案的下部分可以是相同的材料。第一鳍型图案的第一侧壁可以包括从基板的上表面以连续顺序定位的第一点、第二点和第三点。在第二点处跨第一鳍型图案的宽度可以大于在第一点处跨第一鳍型图案的宽度并且大于在第三点处跨第一鳍型图案的宽度。在第二点处跨第一鳍型图案的宽度可以小于边界线的长度。在根据本专利技术构思的一些实施方式中，一种半导体器件可以包括在基板上的鳍型图案并且可以包括第一侧壁以及第二侧壁，并且场绝缘膜可以在基板上且可以围绕鳍型图案的第一侧壁的一部分以及鳍型图案的第二侧壁的一部分。鳍型图案可以包括由场绝缘膜围绕的下部分以及向上突出超过场绝缘膜的上表面的上部分。鳍型图案的上部分和鳍型图案的下部分可以是相同的材料。鳍型图案的上部分可以包括在场绝缘膜的上表面上的第一部分、第二部分和第三部分，在第一部分处，第一侧壁相对于基板的上表面形成锐角斜率，在第二部分处，鳍型图案的第一侧壁相对于基板的上表面形成钝角斜率，在第三部分处，鳍型图案的第一侧壁相对于基板的上表面形成锐角斜率。第一至第三部分可以相对于基板的上表面以连续顺序定位，第一至第三部分在第一侧壁的轮廊中通过平稳过渡从第一斜率变化到第二斜率并变化到第三斜率。在根据本专利技术构思的一些实施方式中，一种半导体器件可以包括在基板的第一区域中的第一鳍型图案并且可以包括彼此相反的第一和第二侧壁。第二鳍型图案可以在基板的第二区域中并且可以包括彼此相反的第三和第四侧壁。场绝缘膜可以在基板上并且可以围绕第一侧壁的一部分、第二侧壁的一部分、第三侧壁的一部分以及第四侧壁的一部分。第一鳍型图案可以包括由场绝缘膜围绕的下部分、向上突出超过场绝缘膜的上表面的上部分、以及被定义为在第一鳍型图案的上部分和第一鳍型图案的下部分之间的跨第一鳍型图案延伸的边界线。第一侧壁可以包括相对于基板的上表面以连续顺序定位的第一点、第二点和第三点。在第二点处跨第一鳍型图案的宽度可以大于在第一点处跨第一鳍型图案的宽度并且大于在第三点处跨第一鳍型图案的宽度。随着与基板的上表面的距离增大，第三侧壁和第四侧壁可以每个具有相对于基板的上表面的锐角斜率或相对于基板的上表面的直角斜率。在根据本专利技术构思的一些实施方式中，一种半导体器件可以包括在SRAM区域中在基板上的彼此相邻的第一鳍型图案和第二鳍型图案。场绝缘膜可以围绕第一鳍型图案的一部分以及第二鳍型图案的一部分，栅电极可以在场绝缘膜上并且可以交叉第一鳍型图案和第二鳍型图案。第一鳍型图案可以包括相对于基板的上表面以连续顺序定位的第一部分、第二部分和第三部分。第二鳍型图案可以包括相对于基板的上表面以连续顺序定位的第四部分、第五部分和第六部分。跨第一部分的宽度、跨第三部分的宽度、跨第四部分的宽度以及跨第六部分的宽度可以每个随着与基板的上表面的距离增大而减小。跨第二部分的宽度以及跨第五部分的宽度可以每个随着与基板的上表面的距离增大而增大，并且在第一部分和第二部分之间的边界处跨第一鳍型图案的宽度可以不同于在第四部分和第五部分之间的边界处跨第二鳍型图案的宽度。在根据本专利技术构思的一些实施方式中，一种半导体器件可以包括在基板上的鳍型图案和在基板上并且围绕鳍型图案的侧壁的一部分的场绝缘膜。鳍型图案可以包括由场绝缘膜围绕的下部分以及向上突出超过场绝缘膜的上表面的上部分。鳍型图案的上部分和鳍型图案的下部分可以是相同的材料。鳍型图案的上部分可以包括相对于场绝缘膜的上表面以连续顺序定位的第一部分、第二部分和第三部分。跨鳍型图案的上部分的第一部分的宽度可以随着与基板的上表面的距离增加而减小。跨鳍型图案的上部分的第二部分的宽度可以随着与基板的上表面的距离增大而增大，并且跨鳍型图案的上部分的第三部分的宽度可以随着与基板的上表面的距离增大而减小。附图说明对于本领域的普通技术人员而言，通过参考附图详细描述其示例性实施方式，本公开的以上和其它目的、特征和优点将变得更明显，在图中：图1是提供用于说明根据示例性实施方式的半导体器件的布局图；图2是沿图1的线A-A截取的截面图；图3A至3C是沿图1的线B-B截取的截面图；图4和5是图3A的从其省略了第一栅电极和栅绝缘膜的视图；图6和7是提供用于说明根据示例性实施方式的半导体器件的视图；图8是提供用于说明根据示例性实施方式的半导体器件的视图；图9是提供用于说明根据示例性实施方式的半导体器件的布局图；图10是沿图9的线B-B截取的截面图；图11是提供用于说明根据示例性实施方式的半导体器件的视图；图12是提供用于说明根据示例性实施方式的半导体器件的布局图；图13是沿图12的线B-B和C-C截取的截面图；图14是提供用于说明根据示例性实施方式的半导体器件的布局图；图15是提供用于说明根据示例性实施方式的半导体器件的电路图；图16是图15的半导体器件的布局图；图17是沿图16的线D-D截取的截面图；图18至23是示出制造的中间阶段的视图，提供用于说明形成根据示例性实施方式的半导体器件的方法；以及图24是包括根据示例性实施方式的半导体器件的SoC系统的框图。具体实施方式本专利技术构思的优点和特征以及实现其的方法可以通过参考下面的优选实施方式的详细描述和附图而被理解。然而，本专利技术构思可以以许多不同的形式实现且不应被理解为限于在此阐述的实施方式。而是，提供这些实施方式使得本公开将全面和完整并且将向本领域的技术人员全面传达本专利技术的构思的原理，本专利技术构思仅将由权利要求限定。在图中，为了清晰，夸大了层和区域的厚度。将理解，当元件或层被称为“连接到”或“联接到”另一元件或层时，它可以直接连接到或联接到另一元件或层，或者可以存在居间元件或层。相反，当一元件被称为“直接连接到”或“直接联接到”另一元件或层时，则没有居间元件或层存在。相同的附图标记始终指代相同的元件。在此使用时，术本文档来自技高网...

【技术保护点】
一种半导体器件，包括：第一鳍型图案，在基板上并且具有第一侧壁以及相反的第二侧壁；以及场绝缘膜，在所述基板上并且围绕所述第一鳍型图案的所述第一侧壁的一部分以及所述第一鳍型图案的所述第二侧壁的一部分，其中所述第一鳍型图案包括由所述场绝缘膜围绕的下部分、向上突出超过所述场绝缘膜的上表面的上部分，边界线被限定在所述第一鳍型图案的所述上部分与所述第一鳍型图案的所述下部分之间，在所述边界线处，所述场绝缘膜的所述上表面与所述第一鳍型图案相交，所述第一鳍型图案的所述上部分和所述第一鳍型图案的所述下部分包括相同的材料，所述第一鳍型图案的所述第一侧壁包括从所述基板的上表面以连续顺序定位的第一点、第二点和第三点，在所述第二点处跨所述第一鳍型图案的宽度大于在所述第一点处跨所述第一鳍型图案的宽度以及在所述第三点处跨所述第一鳍型图案的宽度，以及在所述第二点处跨所述第一鳍型图案的宽度小于所述边界线的长度。

【技术特征摘要】
2015.11.02 KR 10-2015-0152968;2015.09.18 US 62/2201.一种半导体器件，包括：第一鳍型图案，在基板上并且具有第一侧壁以及相反的第二侧壁；以及场绝缘膜，在所述基板上并且围绕所述第一鳍型图案的所述第一侧壁的一部分以及所述第一鳍型图案的所述第二侧壁的一部分，其中所述第一鳍型图案包括由所述场绝缘膜围绕的下部分、向上突出超过所述场绝缘膜的上表面的上部分，边界线被限定在所述第一鳍型图案的所述上部分与所述第一鳍型图案的所述下部分之间，在所述边界线处，所述场绝缘膜的所述上表面与所述第一鳍型图案相交，所述第一鳍型图案的所述上部分和所述第一鳍型图案的所述下部分包括相同的材料，所述第一鳍型图案的所述第一侧壁包括从所述基板的上表面以连续顺序定位的第一点、第二点和第三点，在所述第二点处跨所述第一鳍型图案的宽度大于在所述第一点处跨所述第一鳍型图案的宽度以及在所述第三点处跨所述第一鳍型图案的宽度，以及在所述第二点处跨所述第一鳍型图案的宽度小于所述边界线的长度。2.根据权利要求1所述的半导体器件，其中所述第一鳍型图案的所述上部分包括所述第一点至第三点。3.根据权利要求1所述的半导体器件，其中所述第一鳍型图案包括第一部分和第二部分，在所述第一部分处，跨所述第一鳍型图案的宽度随着与所述基板的所述上表面的距离增大而增大，在所述第二部分处，跨所述第一鳍型图案的宽度随着与所述基板的所述上表面的所述距离增大而减小，以及所述第二点位于所述第一鳍型图案的所述第一部分和所述第二鳍型图案的所述第二部分之间的边界处。4.根据权利要求3所述的半导体器件，其中所述第二点比所述边界线更远离所述基板的所述上表面定位。5.根据权利要求1所述的半导体器件，其中所述第一鳍型图案的鳍中心线被定义为垂直于所述边界线并且与所述第一鳍型图案的所述上部分的最高部分相交，以及在所述第二点处从所述鳍中心线到所述第一侧壁的跨所述第一鳍型图案的宽度大于在所述第一点处从所述鳍中心线到所述第一侧壁的跨所述第一鳍型图案的宽度，并且大于在所述第三点处从所述鳍中心线到所述第一侧壁的跨所述第一鳍型图案的宽度。6.根据权利要求5所述的半导体器件，其中在所述第二点处从所述鳍中心线到所述第二侧壁的跨所述第一鳍型图案的宽度大于在所述第一点处从所述鳍中心线到所述第二侧壁的跨所述第一鳍型图案的宽度，并且大于在所述第三点处从所述鳍中心线到所述第二侧壁的跨所述第一鳍型图案的宽度。7.根据权利要求5所述的半导体器件，其中在所述第二点处从所述鳍中心线到所述第二侧壁的跨所述第一鳍型图案的宽度小于在所述第一点处从所述鳍中心线到所述第二侧壁的跨所述第一鳍型图案的宽度，以及在所述第二点处从所述鳍中心线到所述第二侧壁的跨所述第一鳍型图案的所述宽度大于在所述第三点处从所述鳍中心线到所述第二侧壁的跨所述第一鳍型图案的宽度。8.根据权利要求7所述的半导体器件，其中从所述鳍中心线到所述第二侧壁的跨所述第一鳍型图案的宽度随着与所述基板的所述上表面的距离增大而减小。9.根据权利要求1所述的半导体器件，还包括在所述场绝缘膜上并且交叉所述第一鳍型图案的栅电极。10.一种半导体器件，包括：鳍型图案，在基板上并且包括第一侧壁和第二侧壁；以及场绝缘膜，在所述基板上并且围绕所述鳍型图案的所述第一侧壁的一部分以及所述鳍型图案的所述第二侧壁的一部分，其中所述鳍型图案包括由所述场绝缘膜围绕的下部分以及向上突出超过所述场绝缘膜的上表面的上部分，所述鳍型图案的所述上部分和所述鳍型图案的所述下部分包括相同的材料，所述鳍型图案的所述上部分包括在所述场绝缘膜的上表面上的第一部分、第二部分和第三部分，在所述第一部分处，所述第一侧壁相对于所述基板的上表面形成锐角斜率，在所述第二部分处，所述鳍型图案的所述第一侧壁相对于所述基板的所述上表面形成钝角斜率，在所述第三部...

【专利技术属性】
技术研发人员：金基一，刘庭均，朴起宽，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR