一种带沟槽阵列和空腔的碳化硅衬底结构制造技术

本发明专利技术公开了一种带沟槽阵列和空腔的碳化硅衬底结构。包括碳化硅衬底、设置在碳化硅衬底底面的沟槽阵列以及设置在碳化硅衬底底面并覆盖沟槽阵列的金属叠层；金属叠层包括覆盖在衬底底面和沟槽阵列底面的第一层金属、上表面与第一层金属底面相连且下表面在沟槽阵列处形成空腔的第二层金属。本发明专利技术减少了衬底层电阻且能与普通工艺线相兼容，保持了完整衬底厚度，降低了发生碎片几率，缓解了在热循环或实际使用过程中存在的热应力问题。

【技术实现步骤摘要】
一种带沟槽阵列和空腔的碳化硅衬底结构
本专利技术涉及半导体功率器件，更具体地，本专利技术涉及了一种带沟槽阵列和空腔的碳化硅衬底结构。
技术介绍
近年来国际上对节能减排越来越重视，这对大型电力电子设备的损耗控制和效率提升提出了更高的要求。作为电力电子设备的重要组成部分，半导体功率器件受到了业界的广泛关注。减小半导体功率器件的导通电阻是提升电力电子设备的效率的重要手段。伴随半导体功率器件不断发展，器件性能逐渐提高。碳化硅材料作为新型宽禁带半导体材料，应用在功率器件上预计可以在同样击穿电压的情况下进一步降低导通电阻。进一步地，随着对器件结构、外延层参数的逐步优化，碳化硅功率器件的外延层电阻逐渐减小而衬底电阻逐渐占据了器件总电阻的重要部分。为进一步减小碳化硅功率器件的导通电阻，减小碳化硅衬底电阻是一种有效的方法。传统减小衬底电阻的技术手段是衬底减薄技术。然而衬底减薄技术对于器件制造商的工艺能力提出了较高的要求。衬底减薄这步工艺本身就较为困难，不是所有功率半导体制造商都能实现。减薄之后的后续工艺实施，涉及到夹片，传输，划片，对功率半导体制造商来说也是较大的技术挑战。对于制备碳化硅功率器件来说，本文档来自技高网...

【技术保护点】
一种带沟槽阵列和空腔的碳化硅衬底结构，其特征在于：包括碳化硅衬底(1)，包括衬底顶面(P1)和衬底底面(P2)；包括设置在碳化硅衬底(1)底面的沟槽阵列(2)；包括覆盖在碳化硅衬底(1)和沟槽阵列(2)底面的金属叠层，金属叠层带有空腔。

【技术特征摘要】
1.一种带沟槽阵列和空腔的碳化硅衬底结构，其特征在于：包括碳化硅衬底(1)，包括衬底顶面(P1)和衬底底面(P2)；包括设置在碳化硅衬底(1)底面的沟槽阵列(2)；包括覆盖在碳化硅衬底(1)和沟槽阵列(2)底面的金属叠层，金属叠层带有空腔。2.如权利要求1所述的一种带沟槽阵列和空腔的碳化硅衬底结构，其特征在于：所述的金属叠层包括：包括第一层金属(3)，覆盖在衬底底面(P2)和沟槽阵列(2)底面；包括第二层金属(5)，上表面与第一层金属(3)底面相连，下表面在沟槽阵列(2)处形成空腔。3.如权利要求2所述的一种带沟槽阵列和空腔的碳化硅衬底结构，其特征在于：所述的第一层金属(3)与碳化硅衬底(1)形成欧姆接触层金属。4.如权利要求1所述的一种带沟槽阵列和空腔的碳化硅衬底结构，其特征在于：所述的沟槽阵列(2)为开设在衬底底面(P2)上阵列均布的多...

【专利技术属性】
技术研发人员：王珩宇，盛况，
申请(专利权)人：浙江大学，
类型：发明
国别省市：浙江,33