用于交错字线方案的SRAM单元制造技术

在一些实施例中，本发明专利技术涉及静态随机存取存储器(SRAM)器件。SRAM器件包括多个SRAM单元，被布置为多行和多列，其中，相应的SRAM单元包括相应的互补数据存储节点对以存储相应数据状态。第一对存取晶体管连接至SRAM单元的互补数据存储节点对，并且被配置为选择性地将互补数据存储节点对连接至相应的第一对互补位线。第二对存取晶体管连接至该SRAM单元的该互补数据存储节点对，并且被配置为选择性地将互补数据存储节点对连接至相应的第二对互补位线。

SRAM unit for interleaved word line scheme

In some embodiments, the invention relates to a static random access memory (SRAM) device. The SRAM device includes a plurality of SRAM units arranged for multiple rows and columns, wherein the respective SRAM units include corresponding complementary data storage node pairs to store respective data states. The first pair of access transistors is connected to a complementary data storage node pair of the SRAM unit, and is configured to selectively connect the complementary data storage node pairs to the corresponding first pair complementary bit lines. Second complementary data storage pairs connected to access transistors to the SRAM unit, and configured to selectively connect complementary data storage node pairs to respective second pair complementary bit lines.

【技术实现步骤摘要】
用于交错字线方案的SRAM单元相关申请的引用本申请要求于2015年10月19日提交的美国临时专利申请第62/243,225号的优先权。其全部内容通过引用结合于此作为参考。
本专利技术的实施例总体涉及半导体领域，更具体地，涉及SRAM单元。
技术介绍
半导体存储器是在基于半导体的集成电路上实现的电子数据存储器件。半导体存储器由许多不同类型和技术制成。半导体存储器具有比其他类型的数据存储技术更快的存取时间。例如，一个字节的数据通常可以在几纳秒内从半导体存储器写入或读取，而诸如硬盘的转动存储器的存取时间在毫秒范围内。由于这些原因，除了其他应用之外，半导体存储器用作计算机存储器的主要存储机构以保存计算机正在运行的数据。
技术实现思路
根据本专利技术的一个方面，提供了一种静态随机存取存储(SRAM)单元，所述静态随机存取存储单元根据静态随机存取存储单元布局布置在半导体衬底上，所述SRAM单元布局包括：上单元边缘和下单元边缘以及左单元边缘和右单元边缘，对应于所述半导体衬底上的所述SRAM单元的外周；第一电源轨，平行于所述左单元边缘或所述右单元边缘延伸，并且沿所述左单元边缘或所述右单元边缘设置，其中，所述第一电源轨被配置为连接所述SRAM单元至第一DC电源；第二电源轨，平行于所述第一电源轨并且沿所述SRAM单元的中线延伸，其中，所述第二电源轨等距布置在所述左单元边缘和所述右单元边缘之间，所述第二电源轨被配置为连接所述SRAM单元至第二DC电源，所述第二DC电源不同于所述第一DC电源；以及两条字线，在所述SRAM单元上方平行于所述上单元边缘和所述下单元边缘延伸，并且垂直于所述第一电源轨和所述第二电源轨延伸，其中，所述两条字线的仅有一条连接至所述SRAM单元的相应存取晶体管的栅极。根据本专利技术的另一方面，提供了一种静态随机存取存储(SRAM)阵列，所述静态随机存取存储阵列根据SRAM阵列布局而布局在半导体衬底上，所述SRAM阵列布局包括：多个SRAM单元，由相应的SRAM单元外周限制，其中，所述多个SRAM单元被布置为多行和多列，使得相邻的SRAM单元的外周相互邻接；第一电源轨，沿着第一列SRAM单元垂直地延伸，并且与沿第一列的SRAM单元的右边缘邻接，与沿第二列的SRAM单元的左边缘邻接，所述第二列邻近所述第一列；以及两条字线，沿SRAM单元行水平延伸，并且位于所述行的所述SRAM单元外周的上边缘和下边缘之间，其中，所述两条字线的第一字线连接至所述行的偶数列的SRAM单元的存取晶体管的栅极，所述两条字线的第二字线连接至所述行的奇数列的SRAM单元的存取晶体管的栅极。根据本专利技术的又一方面，提供了一种静态随机存取存储器(SRAM)，包括：多个SRAM单元，被布置为多行和多列，其中，相应SRAM单元包括相应的互补数据存储节点对以存储相应的数据状态；第一对存取晶体管，连接至SRAM单元的所述互补数据存储节点对，并且被配置为选择性地将所述互补数据存储节点对分别连接至相应的第一对互补位线；以及第二对存取晶体管，连接至所述SRAM单元的所述互补数据存储节点对，并且被配置为选择性地将所述互补数据存储节点对分别连接至相应的第二对互补位线。附图说明在阅读附图时，本专利技术的各个方面可从下列详细描述获得最深入理解。应当注意，根据工业中的标准实践，各个部件并非按比例绘制。事实上，为了清楚讨论，各个部件的尺寸可以任意增大或减小。图1示出了根据本专利技术的一些实施例的使用交错字线的静态随机存取存储器(SRAM)的框图。图2示出了根据一些实施例的SRAM单元的示意图。图3A至图3D示出了与图2的一些实例一致的具有交错字线的SRAM单元的的布局图一些实施例。图3A示出了布局的下层(例如，鳍、局部互连件和栅极层)，图3B示出了层的下层和中层(例如，鳍、栅极、局部互连件、接触件和金属1层)，图3C示出了布局的上层(例如，金属1、金属2和通孔1层)，图3D示出了图3A至图3C的叠加。图3E示出了根据一些实施例的实现为FinFET的SRAM存取晶体管的一些实施例的立体图。图4示出了根据一些实施例的SRAM存取晶体管的示意图的一些替代实施例。图5示出了与图4的一些实例一致的具有交错字线的SRAM单元的的布局图一些实施例。图6示出了根据一些实施例的SRAM阵列的一部分的一些实施例。图7示出了与图6的一些实例一致的的布局图一些实施例。图8示出了根据一些实施例的具有交错字线的SRAM单元的的布局图一些替代实施例。图9A示出了根据一些实施例的具有交错字线的SRAM阵列的晶体管级的示意图的一些实施例。图9B示出了与图9A的一些实例相一致的具有交错字线的SRAM阵列的一部分的布局图的一些实施例。具体实施方式下列公开提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面将描述元件和布置的特定实例以简化本专利技术。当然这些仅仅是实例并不旨在限定本专利技术。例如，在下面的描述中第一部件在第二部件上方或者在第二部件上的形成可以包括第一部件和第二部件以直接接触方式形成的实施例，也可以包括额外的部件可以形成在第一和第二部件之间，使得第一部件和第二部件可以不直接接触的实施例。而且，本专利技术在各个实例中可以重复参考数字和/或字母。这种重复仅是为了简明和清楚，其自身并不表示所论述的各个实施例和/或配置之间的关系。此外，为便于描述，空间相对术语如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等在本文可用于描述附图中示出的一个元件或部件与另一个(或另一些)元件或部件的关系。空间相对术语旨在包括除了附图中所示的方位之外，在使用中或操作中的器件的不同方位。装置可以其他方式定向(旋转90度或在其他方位上)，本文使用的空间相对描述符可同样地作相应解释。图1示出了根据一些实施例的利用所谓的“交错”字线的SRAM器件100的框图。SRAM器件100包括由布置为L列M行的多个SRAM单元104组成的阵列102，其中，L和M可以是任何整数且可以彼此相同或不同。为了清楚起见，单个存储单元104被标记为图1中的CCOLUMN-ROW。在每一列中，一对互补位线可连接至整列中相应存储单元。例如，互补位线BL1，BL1’连接至第1列的每个存储单元(例如，单元C1，1到单元C1，N)；互补位线BL2，BL2’连接至第2列的每个存储器单元(例如，单元C2，1到单元C2，N)等等。位线是互补的，原因在于在读和写操作期间传输数据值时，每对互补位线中的一条位线具有对应于逻辑“1”状态的第一电压电平，而该对中另一条位线具有对应于逻辑“0”状态的第二电压电平。在每一行中，一对交错字线连接以交替方式连接至该行存储单元的偶数列和奇数列。例如，在第1行中，一对交错字线WL1odd，WL1even连接至单元C1，1至CL，1。因此，WL1odd可连接至第1行奇数列的存储单元(例如，第1列的存储单元C1，1；第3列的存储单元C3，1…和第L-1列的存储单元CL-1，1)，并且WL1even可连接至第1行偶数列的存储单元(例如，第2列的存储单元C2，1；第4列的存储单元C4，1…和第L列的存储单元CL，1)。相比于每条字线以一对一方式对应于单行的传统结构，图1的交错字线可减小字线上的信号传播延迟并且可以减小位线所需功率。对于写操作，提供第本文档来自技高网...

【技术保护点】
一种静态随机存取存储(SRAM)单元，所述静态随机存取存储单元根据静态随机存取存储单元布局布置在半导体衬底上，所述静态随机存取存储单元布局包括：上单元边缘和下单元边缘以及左单元边缘和右单元边缘，对应于所述半导体衬底上的所述静态随机存取存储单元的外周；第一电源轨，平行于所述左单元边缘或所述右单元边缘延伸，并且沿所述左单元边缘或所述右单元边缘设置，其中，所述第一电源轨被配置为连接所述静态随机存取存储单元至第一DC电源；第二电源轨，平行于所述第一电源轨并且沿所述静态随机存取存储单元的中线延伸，其中，所述第二电源轨等距布置在所述左单元边缘和所述右单元边缘之间，所述第二电源轨被配置为连接所述静态随机存取存储单元至第二DC电源，所述第二DC电源不同于所述第一DC电源；以及两条字线，在所述静态随机存取存储单元上方平行于所述上单元边缘和所述下单元边缘延伸，并且垂直于所述第一电源轨和所述第二电源轨延伸，其中，所述两条字线的仅有一条连接至所述静态随机存取存储单元的相应存取晶体管的栅极。

【技术特征摘要】
2015.10.19 US 62/243,225;2016.07.28 US 15/222,9141.一种静态随机存取存储(SRAM)单元，所述静态随机存取存储单元根据静态随机存取存储单元布局布置在半导体衬底上，所述静态随机存取存储单元布局包括：上单元边缘和下单元边缘以及左单元边缘和右单元边缘，对应于所述半导体衬底上的所述静态随机存取存储单元的外周；第一电源轨，平行于所述左单元边缘或所述右单元边缘延伸，并且沿所述左单元边缘或所述右单元边缘设置，其中，所述第一电源轨被配置为连接所述静态随机存取存储单元至第一DC电源；第二电源轨，平行于所述第一电源轨并且沿所述静态随机存取存储单元的中线延伸，其中，所述第二电源轨等距布置在所述左单元边缘和所述右单元边缘之间，所述第二电源轨被配置为连接所述静态随机存取存储单元至第二DC电源，所述第二DC电源不同于所述第一DC电源；以及两条字线，在所述静态随机存取存储单元上方平行于所述上单元边缘和所述下单元边缘延伸，并且垂直于所述第一电源轨和所述第二电源轨延伸，其中，所述两条字线的仅有一条连接至所述静态随机存取存储单元的相应存取晶体管的栅极。2.根据权利要求1所述的静态随机存取存储单元，其中，所述外周为矩形，并且所述左单元边缘和所述右单元边缘彼此平行并且均具有第一长度，所述上单元边缘和所述下单元边缘彼此平行并且均具有第二长度，所述第二长度比所述第一长度大。3.根据权利要求1所述的静态随机存取存储单元，其中，多个金属线包括彼此平行延伸的所述第一电源轨和所述第二电源轨，并且所述多个金属线从所述左单元边缘至所述右单元边缘，或从所述右单元边缘至所述左单元边缘的排列顺序是：所述第一电源轨、所述两条字线中的第一字线、位线、所述第二电源轨、互补位线、所述两条字线中的第二字线。4.根据权利要求1所述的静态随机存取存储单元，其中，所述第一电源轨被配置为承载VDD信号，并且所述第二电源轨被配置为承载VSS信号。5.根据权利要求1所述的静态随机存取存储单元，其中，所述第二电源轨被配置为承载VDD信号，并且所述第一电源轨被配置为承载VSS信号。6.一种静态随机存取存储(SRAM)阵列，所述静态随机存取存储阵列根据静态随机存取存储阵列布局而布局在半导体衬底上，所述静态随机存取存储阵列布局包括：多个静态随机存取存储单元，由相应的静态随机存取存储单...

【专利技术属性】
技术研发人员：藤原英弘，潘显裕，陈炎辉，廖宏仁，马合木提·斯楠吉尔，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71