在基板上制作多层式结构的方法及多层式元件技术
【技术实现步骤摘要】
【国外来华专利技术】异质结构的斜角离子束处理
本专利技术实施例涉及基板处理，且更具体而言，涉及用于制作多层式元件结构的技术。
技术介绍
随着半导体元件缩放至更小尺寸，出现了开发三维结构以在基板上的给定区域内提供更多元件功能的需要。所述三维结构的例子包括鳍式场效晶体管(finFET)逻辑元件以及三维(3dimensional，3-D)存储元件。引起最近关注的三维存储器的一个例子是作为垂直与非(NAND)元件或垂直与非(verticalNAND，VNAND)而已知的一种类型的闪速存储器。在某些特定实施方式中，通过制作16个、32个、或64个层来实施VNAND元件以用作存储元件。在一个变型中，为触及不同的层，VNAND元件堆叠可利用掩模组件来进行图案化，并随后通过包含于元件堆叠中的一系列层而在一系列循环中进行蚀刻。在给定循环中，通过连续蚀刻操作之间的抗蚀剂修剪(resisttrimming)来减小掩模大小以形成锥体式台阶结构，其中所述锥体的顶部可为顶部元件层，且所述锥体的基部构成被暴露的最深元件层，因而随后可实现触点形成。此过程可能需要包括许多蚀刻操作的许多次循环，因为蚀刻操作是依照被配置...
【技术保护点】
一种在基板上制作多层式结构的方法，包括：在安置于所述基板上的元件堆叠上提供掩模，所述元件堆叠包括由第一层类型及第二层类型构成的第一多个层；沿第一方向射出第一离子，所述第一方向相对于所述基板的平面的法线形成第一非零入射角度，其中形成具有侧壁角度的第一侧壁，所述侧壁角度相对于所述法线形成第一非零倾斜角度，所述第一侧壁包括第二多个层，所述第二多个层来自于所述第一多个层的至少一部分且由所述第一层类型及所述第二层类型构成；以及使用第一选择性蚀刻来蚀刻所述第二多个层，其中相对于所述第二层类型而选择性地蚀刻所述第一层类型，其中形成第一侧壁结构，所述第一侧壁结构具有阶梯式结构且界定第一平均...
【技术特征摘要】
【国外来华专利技术】2014.12.05 US 62/087,980;2015.02.06 US 14/615,6391.一种在基板上制作多层式结构的方法，包括：在安置于所述基板上的元件堆叠上提供掩模，所述元件堆叠包括由第一层类型及第二层类型构成的第一多个层；沿第一方向射出第一离子，所述第一方向相对于所述基板的平面的法线形成第一非零入射角度，其中形成具有侧壁角度的第一侧壁，所述侧壁角度相对于所述法线形成第一非零倾斜角度，所述第一侧壁包括第二多个层，所述第二多个层来自于所述第一多个层的至少一部分且由所述第一层类型及所述第二层类型构成；以及使用第一选择性蚀刻来蚀刻所述第二多个层，其中相对于所述第二层类型而选择性地蚀刻所述第一层类型，其中形成第一侧壁结构，所述第一侧壁结构具有阶梯式结构且界定第一平均侧壁角度，所述第一平均侧壁角度相对于所述法线具有非零倾斜角度，其中所述第一侧壁结构的阶梯式表面相对于所述第一平均侧壁角度为斜角。2.根据权利要求1所述的方法，还包括使用第二选择性蚀刻来蚀刻所述第二多个层，其中相对于所述第一层类型而选择性地蚀刻所述第二层类型。3.根据权利要求2所述的方法，使用所述第一选择性蚀刻来蚀刻所述第二多个层包括：执行第一反应性离子蚀刻以沿所述法线蚀刻所述第一层类型，且其中使用所述第二选择性蚀刻来蚀刻所述第二多个层包括：执行不同于所述第一反应性离子蚀刻的第二反应性离子蚀刻以沿所述法线蚀刻所述第二层类型。4.根据权利要求1所述的方法，还包括：沿不同于所述第一方向的第二方向射出第二离子，所述第二方向相对于所述法线形成第二非零入射角度，其中形成第二侧壁，所述第二侧壁界定第二平均侧壁角度，所述第二平均侧壁角度相对于所述法线具有非零倾斜角度，所述第二侧壁包括第三多个层，所述第三多个层来自于所述第一多个层的至少一部分且由所述第一层类型及所述第二层类型构成；以及使用第三选择性蚀刻来蚀刻所述第三多个层，其中相对于所述第二层类型选择性地蚀刻所述第一层类型，其中形成第二侧壁结构，所述第二侧壁结构具有阶梯式结构且界定第二平均侧壁角度，所述第二平均侧壁角度相对于所述法线具有非零倾斜角度，其中所述第二侧壁结构的阶梯式表面相对于所述第二平均侧壁角度为斜角。5.根据权利要求1所述的方法，其中所述第一离子包括能量小于50KeV的离子。6.根据权利要求1所述的方法，其中所述元件堆叠包括交替的层，所述交替的层包括硅层...
【专利技术属性】
技术研发人员：安东尼·雷诺，克里斯多夫·汉特曼，
申请(专利权)人：瓦里安半导体设备公司，
类型：发明
国别省市：美国,US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。