电路系统技术方案

本发明专利技术提出一种电路系统，用以防止静电放电干扰。一静电放电箝位电路具有一第一端及一第二端，分别连接至一电源的一高电位及一接地，以渲泄电源产生的静电。一内部功能电路耦合至电源及静电放电箝位电路。一动态接地切换电路具有一第一输入端及一第一输出端，第一输入端连接至接地，第一输出端连接至该内部功能电路。当在该电源的接地端具有一负突波电压时，动态接地切换电路于静电放电箝位电路与内部功能电路间由一低电阻路径切换形成一高电阻路径，以阻隔该负突波电压进入内部功能电路。

Circuit system

The present invention provides a circuit system for preventing electrostatic discharge interference. An electrostatic discharge clamping circuit has a first end and a second end, a high voltage and a grounding respectively connected to a power supply, power generated by electrostatic vent. An internal functional circuit is coupled to the power supply and the electrostatic discharge clamp circuit. A dynamic grounding switching circuit is provided with a first input terminal and a first output terminal, wherein the first input terminal is connected to the ground, and the first output end is connected to the internal functional circuit. When the power supply grounding end has a negative surge voltage, dynamic grounding switch circuit for electrostatic discharge clamping circuit and the internal circuit function through a low resistance path switching to form a high resistance path to prevent the negative surge voltage into the internal circuit.

【技术实现步骤摘要】
电路系统
本专利技术关于静电放电的
，尤指一种电路系统，用以防止静电放电干扰。
技术介绍
静电放电(ElectrostaticDischarge,ESD)是造成大多数的电子元件或电子系统受到过度电性应力(ElectricalOverstress,EOS)破坏的主要因素。这种破坏会导致半导体元件以及电脑系统等的永久性毁坏，因而影响积体电路(IntegratedCircuit,IC)的电路功能，而使得电子产品工作不正常。为防止静电放电(ESD)破坏，一般会于一内部电路与电源之间设置一静电放电箝位电路。图1是一已知具有静电放电箝位电路的示意图。如图1所示，在一内部功能电路120与电源之间设置一静电放电箝位电路110，以防止静电放电(ESD)破坏该内部功能电路120。当电源上有一正突波电压时，正突波电压的主要能量会流经该静电放电箝位电路110，以免正突波电压破坏该内部功能电路120。虽然正突波电压的主要能量由该静电放电箝位电路110所吸收，然而仍可能会有部分正突波电压的能量流入该内部功能电路120，而对该内部功能电路120造成影响。因此，已知静电放电电路结构仍不甚理想而有予以改善的空间。
技术实现思路
本专利技术的目的主要在提供一电路系统可有效防止静电放电干扰，在静电放电发生时，将电源上的正突波电压或接地(GND)上的负突波电压迅速有效地与内部电路阻隔，进而保护相关电路。依据本专利技术的一特色，本专利技术提出一种电路系统，用以防止静电放电干扰，其包括一静电放电箝位电路、一内部功能电路、一动态接地切换电路。该静电放电箝位电路具有一第一端及一第二端，分别连接至一电源的一高电位及一接地，以渲泄该电源产生的静电。该内部功能电路耦合至该电源及该静电放电箝位电路。该动态接地切换电路具有一第一输入端及一第一输出端，该第一输入端连接至该电源的接地，该第一输出端连接至该内部功能电路，其中，当在该电源的接地端具有一负突波电压时，该动态接地切换电路于该静电放电箝位电路与该内部功能电路间由一低电阻路径切换形成一高电阻路径，以阻隔该负突波电压进入该内部功能电路；其中，还包含一动态电源切换电路，该动态电源切换电路具有一第二输入端及一第二输出端，该第二输入端连接至该电源的高电位，该第二输出端连接至该内部功能电路，其中，当在该电源的高电位端具有一正突波电压时，该动态高电位切换电路于该静电放电箝位电路与该内部功能电路之间由一低电阻路径切换形成一高电阻路径，以阻隔该正突波电压进入该内部功能电路。附图说明图1是一已知具有静电放电箝位电路的示意图。图2是本专利技术一实施例的有效防止静电放电干扰的电路系统的方块图。图3是本专利技术的动态接地切换电路的电路图。图4是本专利技术的动态电源切换电路的电路图。图5是本专利技术与已知技术的比较的模拟示意图。图6是本专利技术一实施例的该动态接地切换电路的电路图。图7是本专利技术一实施例的该动态电源切换电路的电路图。图8是专利技术另一实施例的该动态接地切换电路的电路图。图9是本专利技术另一实施例的该动态电源切换电路的电路图。图10是本专利技术再一实施例的该动态接地切换电路的电路图。图11是本专利技术再一实施例的该动态电源切换电路的电路图。图12是本专利技术一实施例的该动态接地切换电路的一延伸的示意图。图13是本专利技术一实施例的该动态电源切换电路的一延伸的示意图。图14是本专利技术一实施例的该动态接地切换电路的另一延伸的示意图。图15是本专利技术一实施例的该动态电源切换电路的另一延伸的示意图。符号说明：静电放电箝位电路110内部功能电路120电路系统200静电放电箝位电路装置210内部功能电路220动态接地切换电路230动态电源切换电路240第一端211第二端213高电位Vdd接地Gnd第一输入端INPUT1第一输出端OUTPUT1第二输入端INPUT2第二输出端OUTPUT2第一P型晶体管P1第一N型晶体管N1第二N型晶体管N2第一电阻R1电容C1第一接点A1第二接点A2第二P型晶体管P2第三P型晶体管P3第三N型晶体管N3第二电阻R2第二电容C2第三接点A3第四接点A4长通道N型晶体管Nlong-length第一控制电路610长通道P型晶体管Plong-length第二控制电路710第一电流源I1第二电流源I2第三N型晶体管Nchannel第三P型晶体管Pchannel反相电路1201。具体实施方式图2是依据本专利技术一实施例的一种有效防止静电放电干扰的电路系统200的方块图。如图2所示，此电路系统200可由一静电放电箝位电路(ElectrostaticDischarge,ESD)装置210、一内部功能电路220、一动态接地切换电路230、及一动态电源切换电路240构成。请参照图2，静电放电箝位电路210连接至一电源，其具有一高电位Vdd及一接地Gnd。静电放电箝位电路210具有第一端211连接高电位Vdd，以及第二端213连接于接地Gnd，使得可渲泄电源所产生的静电。内部功能电路220耦合至该电源及该静电放电箝位电路210，以由该电源供电。如图2，动态接地切换电路230具有第一输入端INPUT1及第一输出端OUTPUT1，且第一输入端INPUT1连接至该电源的接地Gnd，第一输出端OUTPUT1连接至内部功能电路220，其中，当电源的接地端Gnd不具有一负突波电压时，动态接地切换电路230于该静电放电箝位电路210与该内部功能电路220间形成一低电阻路径，而当该电源的接地端Gnd具有一负突波电压时，动态接地切换电路230于该静电放电箝位电路210与该内部功能电路220间由该低电阻路径切换形成一高电阻路径，以阻隔该负突波电压进入该内部功能电路220。也就是说，在正常操作或在电源接地端无负突波电压产生时，动能接地切换电路230可维持低电阻路径，而在负突波电压产生时，即由低电阻路径切换形成高电阻路径。如图2所示，动态电源切换电路240具有一第二输入端INPUT2及一第二输出端OUTPUT2，且第二输入端INPUT2连接至该电源的高电位Vdd，该第二输出端OUTPUT2连接至该内部功能电路220，其中，当该电源的高电位Vdd不具有一正突波电压时，该动态电源切换电路240于该静电放电箝位电路210与该内部功能电路220间形成一低电阻路径，而当该电源的高电位端Vdd具有一正突波电压时，该动态高电位切换电路240于该静电放电箝位电路210与该内部功能电路220之间由该低电阻路径切换形成一高电阻路径，以防止并阻隔该正突波电压进入该内部功能电路220。也就是说，在正常操作或在电源高电位vdd无正突波电压产生时，动能电源切换电路240可维持低电阻路径，而在正突波电压产生时，即由低电阻路径切换形成高电阻路径。图3及图4分别是依据本专利技术一实施例的动态接地切换电路230及动态电源切换电路240的电路图。如图3所示，该动态接地切换电路230可由一第一P型晶体管P1、一第一N型晶体管N1、一第二N型晶体管N2、一第一电阻R1、及一第一电容C1组成。如图3，该第一P型晶体管P1的一源极S连接至该高电位Vdd，其栅极G连接至一介于第一电阻R1与第一电容C1之间的第一接点A1，其漏极D连接至一第二接点A2。该第一N型晶体管N1的一漏极D连接至该第二接点A2，其栅极G连接至该第一接本文档来自技高网...

【技术保护点】
一种电路系统，用以防止静电放电干扰，其包括：一静电放电箝位电路，具有一第一端及一第二端，分别连接至一电源的一高电位及一接地，以渲泄该电源产生的静电；一内部功能电路，耦合至该电源及该静电放电箝位电路；以及一动态接地切换电路，具有一第一输入端及一第一输出端，该第一输入端连接至该电源的接地，该第一输出端连接至该内部功能电路，其中，当在该电源的接地端具有一负突波电压时，该动态接地切换电路于该静电放电箝位电路与该内部功能电路间由一低电阻路径切换形成一高电阻路径，以阻隔该负突波电压进入该内部功能电路。

【技术特征摘要】
1.一种电路系统，用以防止静电放电干扰，其包括：一静电放电箝位电路，具有一第一端及一第二端，分别连接至一电源的一高电位及一接地，以渲泄该电源产生的静电；一内部功能电路，耦合至该电源及该静电放电箝位电路；以及一动态接地切换电路，具有一第一输入端及一第一输出端，该第一输入端连接至该电源的接地，该第一输出端连接至该内部功能电路，其中，当在该电源的接地端具有一负突波电压时，该动态接地切换电路于该静电放电箝位电路与该内部功能电路间由一低电阻路径切换形成一高电阻路径，以阻隔该负突波电压进入该内部功能电路。2.根据权利要求1所述的电路系统，其中在该电源的接地端不具有该负突波电压时，该动态接地切换电路于该静电放电箝位电路与该内部功能电路间形成该低电阻路径。3.根据权利要求1所述的电路系统，其还包含:一动态电源切换电路，具有一第二输入端及一第二输出端，该第二输入端连接至该电源的高电位，该第二输出端连接至该内部功能电路，其中，当在该电源的高电位端具有一正突波电压时，动态高电位切换电路于该静电放电箝位电路与该内部功能电路之间由一低电阻路径切换形成一高电阻路径，以阻隔该正突波电压进入该内部功能电路。4.根据权利要求3所述的电路系统，其中在该电源的高电位端不具有该负突波电压时，该动态电源切换电路于该静电放电箝位电路与该内部功能电路间形成该低电阻路径。5.根据权利要求1所述的电路系统，其中，该动态接地切换电路包含一第一P型晶体管、一第一N型晶体管、一第二N型晶体管、一第一电阻及一电容。6.根据权利要求5所述的电路系统，其中，该第一P型晶体管的一源极连接至该高电位，其一栅极连接至一第一接点，其一漏极连接至一第二接点，该第一N型晶体管的一漏极连接至该第二接点，其一栅极连接至该第一接点，其一源极连接至该第一输入端，该第二N型晶体管的一漏极连接至该第一输出端，其一栅极连接至该第二接点，其一源极连接至该第一输入端。7.根据权利要求6所述的电路系统，其中，第一电容的一端连接至该高电位，其另一端连接至该第一接点，该第一电阻的一端连接至该第一接点，其另一端连接至该第一输入端。8.根据权利要求7所述的电路系统，其中，当该电源的接地端具有由静电所形成的该负突波电压时，该第一接点的电压高于该第一输入端的电压，使该第一N型晶体管导通，并使该第二接点的电压下降，提高该第二N型晶体管的电阻，使得于该第一输入端与该第一输出端...

【专利技术属性】
技术研发人员：黄伟章，李昆桦，
申请(专利权)人：敦泰电子股份有限公司，
类型：发明
国别省市：中国台湾,71