时钟电路及其传输时钟信号的方法技术
【技术实现步骤摘要】
时钟电路及其传输时钟信号的方法
本专利技术涉及电路领域，尤其涉及一种时钟电路及其传输时钟信号的方法。
技术介绍
在数字集成电路中，各个单元之间的数据传输是由时钟信号进行同步控制的。当数字集成电路中采用传统结构的时钟电路时，时钟电路中时钟路径上的逻辑单元数量过多会使得时钟信号的传播路径过长，从而导致每条时钟路径上的时钟延时和功耗比较大。
技术实现思路
本专利技术的实施例提供了一种时钟电路及使用该时钟电路传输时钟信号的方法，能够降低时钟时延，同时还可以减少时钟电路的功耗。第一方面，提供了一种时钟电路，包括缓冲模块、N个第一多路选择器和N个门控时钟单元，N为正整数。缓冲模块包括一个输入端和N个输出端，用于增强缓冲模块的输入端接收到的时钟信号的驱动能力，并从缓冲模块的输出端输出增强驱动能力后的时钟信号。缓冲模块的N个输出端与N个门控时钟单元的数据端一一连接。N个第一多路选择器的输出端与N个门控时钟单元的使能端一一连接，每个第一多路选择器用于根据地址输入端接收的逻辑选择信号，选择从输出端输出第一数据输入端接收的门控逻辑信号或第二数据输入端接收的分频逻辑信号。每个门控时钟单元用于...
【技术保护点】
一种时钟电路，其特征在于，包括缓冲模块、N个第一多路选择器和N个门控时钟单元，N为正整数；所述缓冲模块包括一个输入端和N个输出端，所述缓冲模块用于增强所述输入端接收到的时钟信号的驱动能力，并从所述N个输出端输出增强驱动能力后的所述时钟信号，所述缓冲模块的所述N个输出端与所述N个门控时钟单元的数据端一一连接；所述N个第一多路选择器的输出端与所述N个门控时钟单元的使能端一一连接，每个所述第一多路选择器用于根据地址输入端接收的逻辑选择信号，选择从输出端输出第一数据输入端接收的门控逻辑信号或第二数据输入端接收的分频逻辑信号；每个所述门控时钟单元用于根据使能端从对应的第一多路选择器的...
【技术特征摘要】
1.一种时钟电路，其特征在于，包括缓冲模块、N个第一多路选择器和N个门控时钟单元，N为正整数；所述缓冲模块包括一个输入端和N个输出端，所述缓冲模块用于增强所述输入端接收到的时钟信号的驱动能力，并从所述N个输出端输出增强驱动能力后的所述时钟信号，所述缓冲模块的所述N个输出端与所述N个门控时钟单元的数据端一一连接；所述N个第一多路选择器的输出端与所述N个门控时钟单元的使能端一一连接，每个所述第一多路选择器用于根据地址输入端接收的逻辑选择信号，选择从输出端输出第一数据输入端接收的门控逻辑信号或第二数据输入端接收的分频逻辑信号；每个所述门控时钟单元用于根据使能端从对应的第一多路选择器的输出端接收的分频逻辑信号或门控逻辑信号以及数据端从所述缓冲模块的输出端接收的时钟信号，从输出端输出时钟信号。2.根据权利要求1所述的时钟电路，其特征在于，所述缓冲模块包括M个缓冲器，M为正整数，M≥N，所述M个缓冲器形成具有一个根节点和N个叶子节点的树形时钟结构，所述根节点与每个所述叶子节点间的路径长度相等；位于所述根节点位置的缓冲器的输入端为所述缓冲模块的所述输入端，位于所述N个叶子节点位置的N个缓冲器的输出端为所述缓冲模块的所述N个输出端。3.根据权利要求1或2所述的时钟电路，其特征在于，所述时钟电路还包括第二多路选择器；所述第二多路选择器的输出端与所述缓冲模块的输入端连接；所述第二多路选择器用于根据地址输入端接收的时钟选择信号，选择从输出端输出第一数据输入端接收的时钟源信号或第二数据输入端接收的测试时钟信号；所述缓冲模块的输入端具体用于接收从所述第二多路选择器的输出端输出的所述时钟源信号或所述测试时钟信号；每个所述门控时钟单元用于在所述第二多路选择器选择从输出端输出所述测试时钟信号时，根据所述测试使能端接收的测试逻辑信号、数据端从所述缓冲模块的输出端接收的测试时钟信号，从每个所述门控单元的输出端输出时钟信号；和用于在所述第二多路选择器选择从输出端输出所述时钟源信号时，根据所述使能端从对应的所述第一多路选择器的输出端接收的分频逻辑信号或门控逻辑信号以及数据端从所述缓冲模块的输出端接收的时钟源信号，从每个所述门控单元的输出端输出时钟信号。4.根据权利要求1至3中任一项所述的时钟电路，其特征在于，每个所述门控时钟单元为集成门控时钟单元ICGC。5.根据权利要求1至4中任一项所述的时钟电路，其特征在于，所述树形时钟结构为H型时钟网络结构。6.根据权利要求5所述的时钟电路，其特征在于，所述H型时钟网络使用高层金属。7.一种传输时钟信号的方法，其特征在于，所述方法用于时钟电路，所述时钟电路包括缓冲模块、N个第一多路选择器和N个门控时钟单元，N为正整数；所述缓冲模块包括一个输入端和N个输出端，所述缓冲模块的所述N个输出端与所...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。