时钟电路及其传输时钟信号的方法技术

本发明专利技术提供了一种时钟电路及传输时钟信号的方法。该时钟电路包括缓冲模块、N个多路选择器和N个门控时钟单元。缓冲模块包括一个输入端和N个输出端，用于增强输入端接收到的时钟信号的驱动能力，并从N个输出端输出增强驱动能力后的时钟信号，N个输出端与N个门控时钟单元的数据端一一连接。N个多路选择器的输出端与N个门控时钟单元的使能端一一连接。每个门控时钟单元用于根据使能端从对应的多路选择器的输出端接收的分频逻辑信号或门控逻辑信号以及数据端从缓冲模块的输出端接收的时钟信号，从输出端输出时钟信号。本发明专利技术的技术方案，可以缩短时钟路径，减低时钟源信号的传输时延和减少时钟电路的功耗。

【技术实现步骤摘要】
时钟电路及其传输时钟信号的方法
本专利技术涉及电路领域，尤其涉及一种时钟电路及其传输时钟信号的方法。
技术介绍
在数字集成电路中，各个单元之间的数据传输是由时钟信号进行同步控制的。当数字集成电路中采用传统结构的时钟电路时，时钟电路中时钟路径上的逻辑单元数量过多会使得时钟信号的传播路径过长，从而导致每条时钟路径上的时钟延时和功耗比较大。
技术实现思路
本专利技术的实施例提供了一种时钟电路及使用该时钟电路传输时钟信号的方法，能够降低时钟时延，同时还可以减少时钟电路的功耗。第一方面，提供了一种时钟电路，包括缓冲模块、N个第一多路选择器和N个门控时钟单元，N为正整数。缓冲模块包括一个输入端和N个输出端，用于增强缓冲模块的输入端接收到的时钟信号的驱动能力，并从缓冲模块的输出端输出增强驱动能力后的时钟信号。缓冲模块的N个输出端与N个门控时钟单元的数据端一一连接。N个第一多路选择器的输出端与N个门控时钟单元的使能端一一连接，每个第一多路选择器用于根据地址输入端接收的逻辑选择信号，选择从输出端输出第一数据输入端接收的门控逻辑信号或第二数据输入端接收的分频逻辑信号。每个门控时钟单元用于根据使能端从对应的第一多路选择器的输出端接收的分频逻辑信号或门控逻辑信号以及数据端从缓冲模块的输出端接收的时钟信号，从输出端输出时钟信号。本专利技术的时钟电路，时钟信号通过缓冲模块后，直接输入到门控时钟单元，然后门控时钟单元根据多路选择器选择输出的分频逻辑信号和门控逻辑信号将时钟信号输出，从而使得时钟信号只需经过一级门控时钟单元就可以到达负载，从而缩短时钟路径，进而可以减小时钟信号的传输时延和减少时钟电路的功耗。另一方面，减小时钟路径还可以减小片上误差(On-ChipVaration，OCV)和时钟偏差。在一种可能的实现方式中，缓冲模块包括M个缓冲器，M为正整数，M≥N，M个缓冲器形成具有一个根节点和N个叶子节点的树形时钟结构，根节点与每个叶子节点间的路径长度相等。位于根节点位置的缓冲器的输入端为缓冲模块的输入端，位于N个叶子节点位置的N个缓冲器的输出端为缓冲模块的N个输出端。由于时钟信号经过相同数量的缓冲器到达不同的门控时钟单元，使得时钟电路中非公共路径上的时钟路径长度相同，进一步可以减低时钟信号的时钟误差。在一种可能的实现方式中，时钟电路还包括第二多路选择器；第二多路选择器的输出端与缓冲模块的输入端连接；第二多路选择器用于根据地址输入端接收的时钟选择信号，选择从输出端输出第一数据输入端接收的时钟源信号或第二数据输入端接收的测试时钟信号。缓冲模块的输入端具体用于接收从第二多路选择器的输出端输出的时钟源信号或测试时钟信号。每个门控时钟单元用于在第二多路选择器选择从输出端输出测试时钟信号时，根据测试使能端接收的测试逻辑信号、数据端从缓冲模块的输出端接收的测试时钟信号，从输出端输出时钟信号；和用于在第二多路选择器选择从输出端输出时钟源信号时，根据使能端从对应的第一多路选择器的输出端接收的分频逻辑信号或门控逻辑信号以及数据端从缓冲模块的输出端接收的时钟源信号，从输出端输出时钟信号。本专利技术的时钟电路，即可以输入时钟源信号，又可以输入测试时钟信号，使得门控时钟单元可以在功能模式下根据门控逻辑信号或分频逻辑信号输出与时钟源对应的时钟信号，且使得门控时钟单元可以在测试模式下根据门控逻辑信号或分频逻辑信号以及测试逻辑信号输出与测试时钟信号对应的时钟信号。在一种可能的实现方式中，每个门控时钟单元为集成门控时钟单元(IntegratedClockGateingCell，ICGC)。本专利技术的时钟电路中，使用ICGC作为门控时控单元，不但可以减小芯片的面积，还可以提高时钟信号的质量。而且本专利技术的时钟电路可以输出占空比为1：(2n-1)的分频时钟信号，n大于或等于1。在一种可能的实现方式中，M个缓冲器形成H型时钟网络结构。本专利技术的时钟电路中，M个缓冲器形成H型时钟网络结构，可以进一步节省时钟电路的功耗。在一种可能的实现方式中，H型时钟网络使用高层金属。本专利技术实施例的时钟电路中，H型时钟网络结构采用高层金属，可以增加缓冲器驱动的距离，降低时钟路径的长度，所以可以较小时钟时延，提高时钟信号的质量。第二方面，提供了一种传输时钟信号的方法，该方法用于时钟电路，该时钟电路包括缓冲模块、N个第一多路选择器和N个门控时钟单元，N为正整数。缓冲模块包括一个输入端和N个输出端，缓冲模块的N个输出端与N个门控时钟单元的数据端一一连接；N个第一多路选择器的输出端与N个门控时钟单元的使能端一一连接。使用该时钟电路传输时钟信号时，从缓冲模块的输入端输入时钟信号，缓冲模块对该时钟信号的驱动能力进行增强，并从N个输出端输出增强驱动能力后的时钟信号。从至少一个第一多路选择器的地址输入端输入逻辑选择信号，从至少一个第一多路选择器的第一数据端输入门控逻辑信号，从至少一个第一多路选择器的第二数据端输入分频逻辑信号，至少一个第一多路选择器的输出端根据逻辑选择信号从输出端输出分频逻辑信号或门控逻辑门控信号。与至少一个第一多路选择器连接的门控时钟单元根据使能端从对应的第一多路选择器的输出端接收的分频逻辑信号或门控逻辑信号以及数据端从缓冲模块的输出端接收的时钟信号，从输出端输出时钟信号。本专利技术的传输时钟信号的方法，时钟信号通过缓冲模块后，直接输入到门控时钟单元，然后门控时钟单元根据多路选择器选择输出的分频逻辑信号和门控逻辑信号将时钟信号输出，从而使得时钟信号只需经过一级门控时钟单元就可以到达负载，从而缩短时钟路径，且保证不同通路上的时钟路径的长度相同，进而可以减低时钟源信号的传输时延和时钟误差，同时还可以减少时钟电路的功耗。在一种可能的实现方式中，缓冲模块包括M个缓冲器，M为正整数，M≥N。M个缓冲器形成具有一个根节点和N个叶子节点的树形时钟结构，根节点与每个叶子节点间的路径长度相等。位于根节点位置的缓冲器的输入端为缓冲模块的输入端，位于N个叶子节点位置的N个缓冲器的输出端为缓冲模块的N个输出端。由于时钟信号经过相同数量的缓冲器到达不同的门控时钟单元，使得时钟电路中非公共路径上的时钟路径长度相同，进一步可以减低时钟信号的时钟误差。在一种可能的实现方式中，时钟电路还包括第二多路选择器。第二多路选择器的输出端与缓冲模块的输入端连接。使用该时钟电路传输时钟信号时，从第二多路选择器的地址输入端输入时钟选择信号，从所二多路选择器的所述第一数据输入端输入时钟源信号，从第二多路选择器的所述第二数据输入端输入测试时钟信号，输出端输出时钟源信号或测试时钟信号。缓冲模块的输入端接收从第二多路选择器的输出端输出的时钟源信号或测试时钟信号。当第二多路选择器从输出端输出测试时钟信号时，与至少一个第一多路选择器连接的门控时钟单元根据测试使能端接收的测试逻辑信号、数据端从缓冲模块的输出端接收的测试时钟信号，从输出端输出时钟信号；和当第二多路选择器从输出端输出时钟源信号时，与至少一个第一多路选择器连接的门控时钟单元根据使能端从对应的第一多路选择器的输出端接收的分频逻辑信号或门控逻辑信号以及数据端从所述缓块的输出端接收的时钟源信号，从输出端输出时钟信号。本专利技术的传输时钟信号的方法，即可以输入时钟源信号，又可以输入测试时钟信号，使本文档来自技高网...

【技术保护点】
一种时钟电路，其特征在于，包括缓冲模块、N个第一多路选择器和N个门控时钟单元，N为正整数；所述缓冲模块包括一个输入端和N个输出端，所述缓冲模块用于增强所述输入端接收到的时钟信号的驱动能力，并从所述N个输出端输出增强驱动能力后的所述时钟信号，所述缓冲模块的所述N个输出端与所述N个门控时钟单元的数据端一一连接；所述N个第一多路选择器的输出端与所述N个门控时钟单元的使能端一一连接，每个所述第一多路选择器用于根据地址输入端接收的逻辑选择信号，选择从输出端输出第一数据输入端接收的门控逻辑信号或第二数据输入端接收的分频逻辑信号；每个所述门控时钟单元用于根据使能端从对应的第一多路选择器的输出端接收的分频逻辑信号或门控逻辑信号以及数据端从所述缓冲模块的输出端接收的时钟信号，从输出端输出时钟信号。

【技术特征摘要】
1.一种时钟电路，其特征在于，包括缓冲模块、N个第一多路选择器和N个门控时钟单元，N为正整数；所述缓冲模块包括一个输入端和N个输出端，所述缓冲模块用于增强所述输入端接收到的时钟信号的驱动能力，并从所述N个输出端输出增强驱动能力后的所述时钟信号，所述缓冲模块的所述N个输出端与所述N个门控时钟单元的数据端一一连接；所述N个第一多路选择器的输出端与所述N个门控时钟单元的使能端一一连接，每个所述第一多路选择器用于根据地址输入端接收的逻辑选择信号，选择从输出端输出第一数据输入端接收的门控逻辑信号或第二数据输入端接收的分频逻辑信号；每个所述门控时钟单元用于根据使能端从对应的第一多路选择器的输出端接收的分频逻辑信号或门控逻辑信号以及数据端从所述缓冲模块的输出端接收的时钟信号，从输出端输出时钟信号。2.根据权利要求1所述的时钟电路，其特征在于，所述缓冲模块包括M个缓冲器，M为正整数，M≥N，所述M个缓冲器形成具有一个根节点和N个叶子节点的树形时钟结构，所述根节点与每个所述叶子节点间的路径长度相等；位于所述根节点位置的缓冲器的输入端为所述缓冲模块的所述输入端，位于所述N个叶子节点位置的N个缓冲器的输出端为所述缓冲模块的所述N个输出端。3.根据权利要求1或2所述的时钟电路，其特征在于，所述时钟电路还包括第二多路选择器；所述第二多路选择器的输出端与所述缓冲模块的输入端连接；所述第二多路选择器用于根据地址输入端接收的时钟选择信号，选择从输出端输出第一数据输入端接收的时钟源信号或第二数据输入端接收的测试时钟信号；所述缓冲模块的输入端具体用于接收从所述第二多路选择器的输出端输出的所述时钟源信号或所述测试时钟信号；每个所述门控时钟单元用于在所述第二多路选择器选择从输出端输出所述测试时钟信号时，根据所述测试使能端接收的测试逻辑信号、数据端从所述缓冲模块的输出端接收的测试时钟信号，从每个所述门控单元的输出端输出时钟信号；和用于在所述第二多路选择器选择从输出端输出所述时钟源信号时，根据所述使能端从对应的所述第一多路选择器的输出端接收的分频逻辑信号或门控逻辑信号以及数据端从所述缓冲模块的输出端接收的时钟源信号，从每个所述门控单元的输出端输出时钟信号。4.根据权利要求1至3中任一项所述的时钟电路，其特征在于，每个所述门控时钟单元为集成门控时钟单元ICGC。5.根据权利要求1至4中任一项所述的时钟电路，其特征在于，所述树形时钟结构为H型时钟网络结构。6.根据权利要求5所述的时钟电路，其特征在于，所述H型时钟网络使用高层金属。7.一种传输时钟信号的方法，其特征在于，所述方法用于时钟电路，所述时钟电路包括缓冲模块、N个第一多路选择器和N个门控时钟单元，N为正整数；所述缓冲模块包括一个输入端和N个输出端，所述缓冲模块的所述N个输出端与所...

【专利技术属性】
技术研发人员：杨胜利，黄兴，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：广东,44