扇出型晶圆级封装结构及其制备方法技术

本发明专利技术提供一种扇出型晶圆级封装结构及其制备方法，所述扇出型晶圆级封装结构包括：重新布线层；第一倒装芯片，键合于所述重新布线层的上表面；金属连接柱，键合于所述重新布线层的上表面；第二倒装芯片，键合于所述金属连接柱的上表面；塑封层，位于所述重新布线层的上表面；钝化层，位于所述重新布线层的下表面；所述钝化层内形成有若干个开口；焊球凸块，位于所述开口内，且与所述重新布线层电连接。本发明专利技术的扇出型晶圆级封装结构中，通过在重新再布线层的下表面形成钝化层，所述钝化层可以有效防止在植球回流过程中处于球滴状态的焊球凸块发生移动而出现位置的偏移，从而确保扇出型晶圆级封装结构的器件性能，以提高产量。

Fan out type wafer level packaging structure and method of making the same

The invention provides a fan type wafer level package structure and a preparation method thereof, comprising the fanout type wafer level package structure: the re wiring layer; the first flip chip bonding to the surface on the re wiring layer; the metal connecting columns, bonded to the surface on the re wiring layer; second flip the chip is bonded on the surface of the metal connecting column; the plastic layer is located on the upper surface of re wiring layer; passivation layer positioned on the rewiring of the surface layer; a plurality of openings formed in the passivation layer; solder bump, located within the openings, and the re wiring layer is electrically connected. Fan type wafer level package structure of the invention, the re wiring layer formed on the surface under the passivation layer, the passivation layer can effectively prevent the solder ball bump in the ball drops in reballing reflux occurring in the process of moving the position offset, so as to ensure the performance of the device fanout type wafer level package structure in order to improve the yield.

【技术实现步骤摘要】
扇出型晶圆级封装结构及其制备方法
本专利技术涉及半导体封装
，特别是涉及一种扇出型晶圆级封装结构及其制备方法。
技术介绍
更低成本、更可靠、更快及更高密度的电路是集成电路封装追求的目标。在未来，集成电路封装将通过不断减小最小特征尺寸来提高各种电子元器件的集成密度。目前，先进的封装方法包括：晶圆片级芯片规模封装(WaferLevelChipScalePackaging，WLCSP)，扇出型晶圆级封装(Fan-OutWaferLevelPackage，FOWLP)，倒装芯片(FlipChip)，叠层封装(PackageonPackage，POP)等等。扇出型晶圆级封装是一种晶圆级加工的嵌入式芯片封装方法，是目前一种输入/输出端口(I/O)较多、集成灵活性较好的先进封装方法之一。扇出型晶圆级封装相较于常规的晶圆级封装具有其独特的优点：①I/O间距灵活，不依赖于芯片尺寸；②只使用有效裸片(die)，产品良率提高；③具有灵活的3D封装路径，即可以在顶部形成任意阵列的图形；④具有较好的电性能及热性能；⑤高频应用；⑥容易在重新布线层(RDL)中实现高密度布线。目前，扇出型晶圆级封装方法一般为本文档来自技高网...

【技术保护点】
一种扇出型晶圆级封装结构，其特征在于，所述扇出型晶圆级封装结构至少包括：重新布线层；第一倒装芯片，键合于所述重新布线层的上表面，且与所述重新布线层电连接；金属连接柱，键合于所述重新布线层的上表面，且与所述重新布线层电连接；第二倒装芯片，键合于所述金属连接柱的上表面，且位于所述第一倒装芯片的上方，所述第二倒装芯片经由所述金属连接柱与所述重新布线层电连接；塑封层，位于所述重新布线层的上表面，且填满所述第一倒装芯片、所述金属连接柱、所述第二倒装芯片及所述重新布线层之间的间隙，并将所述第一倒装芯片、所述金属连接柱及所述第二倒装芯片封裹塑封；钝化层，位于所述重新布线层的下表面；所述钝化层内形成有若干个开...

【技术特征摘要】
1.一种扇出型晶圆级封装结构，其特征在于，所述扇出型晶圆级封装结构至少包括：重新布线层；第一倒装芯片，键合于所述重新布线层的上表面，且与所述重新布线层电连接；金属连接柱，键合于所述重新布线层的上表面，且与所述重新布线层电连接；第二倒装芯片，键合于所述金属连接柱的上表面，且位于所述第一倒装芯片的上方，所述第二倒装芯片经由所述金属连接柱与所述重新布线层电连接；塑封层，位于所述重新布线层的上表面，且填满所述第一倒装芯片、所述金属连接柱、所述第二倒装芯片及所述重新布线层之间的间隙，并将所述第一倒装芯片、所述金属连接柱及所述第二倒装芯片封裹塑封；钝化层，位于所述重新布线层的下表面；所述钝化层内形成有若干个开口，所述开口暴露出部分所述重新布线层的下表面；焊球凸块，位于所述开口内，且与所述重新布线层电连接。2.根据权利要求1所述的扇出型晶圆级封装结构，其特征在于：所述重新布线层至少包括：第一介电层；金属叠层结构，位于所述第一介电层内，所述金属叠层结构包括多层间隔排布的金属线层及金属插塞，所述金属插塞位于相邻所述金属线层之间，以将相邻的所述金属线层电连接；下金属化层，位于所述第一介电层的上表面，且与所述金属线层电连接。3.根据权利要求2所述的扇出型晶圆级封装结构，其特征在于：所述第一倒装芯片至少包括：裸芯片；连接层，位于所述裸芯片的上表面；互联凸块，位于所述连接层上，且所述互联凸块通过所述连接层实现与所述裸芯片的电性连接；其中，所述第一倒装芯片通过所述互联凸块键合于所述下金属化层的上表面，从而实现与所述重新布线层的电性连接。4.根据权利要求3所述的扇出型晶圆级封装结构，其特征在于：所述连接层至少包括：多个焊盘，位于所述裸芯片的上表面；第二介电层，覆盖于所述裸芯片的上表面及所述焊盘；绝缘层，位于所述第二介电层的上表面；通孔，贯穿所述绝缘层及所述第二介电层，以暴露出所述焊盘的上表面。5.根据权利要求4所述的扇出型晶圆级封装结构，其特征在于：所述互联凸块形成于所述焊盘的上表面并覆盖部分绝缘层，且所述互联凸块通过所述焊盘实现与所述裸芯片的电性连接。6.根据权利要求5所述的扇出型晶圆级封装结构，其特征在于：所述金属连接柱、所述焊球凸块及所述互联凸块分别为由金属柱及形成于所述金属柱上表面的金属帽组成的金属组合结构，或者所述金属连接柱、所述焊球凸块及所述互联凸块分别为金属焊料球。7.根据权利要求6所述的扇出型晶圆级封装结构，其特征在于：所述金属柱的材料包括Cu或Ni，所述金属帽的材料及所述金属焊料球的材料分别包括锡、铜、镍、银锡铜合金或锡基合金。8.根据权利要求4～7任一项所述的扇出型晶圆级封装结构，其特征在于：所述第一介电层及所述第二介电层均采用低k介电材料。9.根据权利要求1～7任一项所述的扇出型晶圆级封装结构，其特征在于：所述塑封层的...

【专利技术属性】
技术研发人员：吴政达，林正忠，
申请(专利权)人：中芯长电半导体江阴有限公司，
类型：发明
国别省市：江苏,32