具有纳米压印的图案的存储器装置及其制造方法制造方法及图纸
【技术实现步骤摘要】
具有纳米压印的图案的存储器装置及其制造方法
本公开的实施例总体上涉及一种半导体制造的存储器装置，并且更特别地，涉及一种具有互联到常规加工的电路的纳米压印的图案的存储器装置。
技术介绍
存储器装置的半导体制造允许通过在非常微小的几何尺寸上构造数据位的阵列来实现高密度。传统地，光刻法已经被用来构造这些阵列。然而，光刻法具有其缺点。光刻法工具造价昂贵，每个工具经常耗费数千万美元。已经提出光刻法的替换方案。一个这样的替换方案是纳米压印光刻法。纳米压印光刻法允许小至10纳米及以下的特征构造的复制。纳米压印过程包含将图案压印到聚合物中，所述图案然后可以用来将特征构造图案化在半导体晶片上。纳米压印光刻法具有相对低廉的成本。然而，由于聚合物的半流体性质，对准精度无法匹配压印的特征构造的微小尺寸，并且造成对准误差。因此，需要一种方法，其能够允许纳米压印的益处，同时能够成本高效地将这样的纳米压印的图案互联到晶片中的传统加工的电路。
技术实现思路
本公开的实施例总体上涉及一种存储器装置及其制造方法，所述存储器装置具有互联到常规加工的电路的纳米压印的图案。存储器装置包含多个导电迹线，具有多个...
【技术保护点】
一种存储器装置，包括:多个导电迹线，其中所述多个导电迹线设置在公共平面中，其中所述多个导电迹线中的第一导电迹线具有第一长度，其中所述多个导电迹线中的第二导电迹线具有第二长度，并且所述第二长度小于所述第一长度；基板，所述基板具有形成在其中的多个导电垫；以及多个导电柱，其中所述多个导电柱中的第一导电柱联接在所述第一导电迹线与所述多个导电垫中的第一导电垫之间，其中所述多个导电柱中的第二导电柱联接在所述第二导电迹线与所述多个导电垫中的第二导电垫之间。
【技术特征摘要】
2015.09.29 US 14/869,4621.一种存储器装置，包括:多个导电迹线，其中所述多个导电迹线设置在公共平面中，其中所述多个导电迹线中的第一导电迹线具有第一长度，其中所述多个导电迹线中的第二导电迹线具有第二长度，并且所述第二长度小于所述第一长度；基板，所述基板具有形成在其中的多个导电垫；以及多个导电柱，其中所述多个导电柱中的第一导电柱联接在所述第一导电迹线与所述多个导电垫中的第一导电垫之间，其中所述多个导电柱中的第二导电柱联接在所述第二导电迹线与所述多个导电垫中的第二导电垫之间。2.如权利要求1所述的存储装置，其中所述多个导电迹线中的每个导电迹线具有长度、宽度以及高度，并且所述多个导电柱中的每个导电柱具有长度、宽度以及高度，其中所述多个导电柱中的每个导电柱的宽度约等于所述多个导电迹线中的每个迹线的宽度。3.如权利要求1所述的存储装置，其中所述多个导电垫中的每个垫具有长度和宽度，其中多个导电垫中的每个垫的长度和宽度大于所述多个导电柱中的每个导电柱的长度和宽度。4.如权利要求1所述的存储装置，还包括第三导电迹线，其中所述第三导电迹线具有第三长度，并且所述第三长度小于所述第二长度。5.如权利要求4所述的存储装置，还包括具有所述第一长度的第四导电迹线、具有所述第二长度的第五导电迹线以及具有所述第三长度的第六导电迹线。6.如权利要求1所述的存储装置，其中所述多个导电柱中的每一个自对准到所述多个导电迹线中的导电迹线。7.如权利要求1所述的方法，其中所述多个导电柱中的每一个连接到所述多个导电迹线中的导电迹线的端部。8.如权利要求1所述的方法，其中所述多个导电柱中的每一个在沿所述导电迹线与端部间隔开的位置处连接到所述多个导电迹线中的导电迹线。9.一种存储器装置，包括:设置在公共平面中的多个导电迹线；基板，所述基板具有形成在其中的多个导电垫，其中所述多个导电垫中的第一导电垫与所述多个导电垫中的第二导电垫在X维度上和Y维度上都间隔开；以及多个导电柱，其中所述多个导电柱中的第一导电柱在所述第一导电垫与所述多个导电迹线中的第一导电迹线之间延伸，并且其中所述多个导电柱中的第二导电柱在所述第二导电垫与所述多个导电迹线中的第二导电迹线之间延伸。10.如权利要求9所述的存储...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。