具有纳米压印的图案的存储器装置及其制造方法制造方法及图纸

本公开的实施例总体上涉及一种存储器装置及其制造方法，所述存储器装置具有互联于常规加工的电路的纳米压印的图案。存储器装置包含多个导电迹线、具有多个导电垫的基板、以及多个导电柱。每个导电垫被尺寸化为考虑到纳米压印工艺中固有的对准误差。每个导电柱联接在导电迹线与导电垫之间，所述导电迹线与导电垫允许纳米压印光刻法的非常微小的特征构造与常规的晶片的更大特征构造的互联。

【技术实现步骤摘要】
具有纳米压印的图案的存储器装置及其制造方法
本公开的实施例总体上涉及一种半导体制造的存储器装置，并且更特别地，涉及一种具有互联到常规加工的电路的纳米压印的图案的存储器装置。
技术介绍
存储器装置的半导体制造允许通过在非常微小的几何尺寸上构造数据位的阵列来实现高密度。传统地，光刻法已经被用来构造这些阵列。然而，光刻法具有其缺点。光刻法工具造价昂贵，每个工具经常耗费数千万美元。已经提出光刻法的替换方案。一个这样的替换方案是纳米压印光刻法。纳米压印光刻法允许小至10纳米及以下的特征构造的复制。纳米压印过程包含将图案压印到聚合物中，所述图案然后可以用来将特征构造图案化在半导体晶片上。纳米压印光刻法具有相对低廉的成本。然而，由于聚合物的半流体性质，对准精度无法匹配压印的特征构造的微小尺寸，并且造成对准误差。因此，需要一种方法，其能够允许纳米压印的益处，同时能够成本高效地将这样的纳米压印的图案互联到晶片中的传统加工的电路。
技术实现思路
本公开的实施例总体上涉及一种存储器装置及其制造方法，所述存储器装置具有互联到常规加工的电路的纳米压印的图案。存储器装置包含多个导电迹线，具有多个导电垫的基板、以及多个导电柱。每个导电垫尺寸化为考虑到纳米压印工艺中固有的对准误差。每个导电柱联接到导电迹线与导电垫之间，所述导电迹线与导电垫允许将纳米压印光刻法的非常微小的特征构造互联到常规图案化的晶片的更大的特征构造。在一个实施例中，公开了一种存储器装置。存储器装置包含多个导电迹线。多个导电迹线设置在公共平面中。多个导电迹线中的第一导电迹线具有第一长度。多个导电迹线中的第二导电迹线具有第二长度，并且第二长度小于第一长度。存储器装置还包含基板，所述基板具有形成在其中的多个导电垫。存储器装置还包含多个导电柱。多个导电柱中的第一导电柱联接在第一导电迹线与多个导电垫中的第一导电垫之间。多个导电柱中的第二导电柱联接在第二导电迹线与多个导电垫中的第二导电垫之间。在另一实施例中，公开了一种存储器装置。存储器装置包含设置在公共平面中的多个导电迹线。存储器装置还包含基板，所述基板具有形成在其中的多个导电垫。多个导电垫中的第一导电垫与多个导电垫中的第二导电垫在X维度上和Y维度上都间隔开。存储器装置还包含多个导电柱。多个导电柱中的第一导电柱在第一导电垫与多个导电迹线中的第一导电迹线之间延伸。多个导电柱中的第二导电柱在第二导电垫与多个导电迹线中的第二导电迹线之间延伸。在另一实施例中，公开了一种方法。方法包含在第一层上形成一个或多个导电垫，在一个或多个导电垫之上沉积光致抗蚀剂，将代表第二层的压印光刻法印模对准到第一层，并且使用压印光刻法同时在第二层中形成一个或多个导电柱以及一个或多个导电迹线。第二层到第一层的对准包含X维度上的对准误差±ΔX以及Y维度上的对准误差±ΔY。每个导电柱具有X维度上的尺寸FX以及Y维度上的尺寸FY。导电垫中的每一个具有X维度上至少2ΔX-FX的尺寸以及Y维度上至少2ΔY-FY的尺寸。一个或多个导电柱中的每一个与导电垫和导电迹线两者都接触。附图说明为了使得上面列举的本公开的特征可以被更详细地理解，将参考实施例(其中一些在附图中被图示)对上面简要概括的本公开进行更详细的描述。然而，应注意的是，附图仅图示了本公开的典型实施例，并且因此不应认为限制其范围，因为本公开可以允许其他等效的实施例。图1是根据本文描述的一个实施例的存储器阵列的示意图。图2是根据本文描述的一个实施例的存储器阵列的示意立体图。图3是根据本文描述的一个实施例的图案的负像形貌图，所述图案可被用作印模，用于将具有自对准的导电柱的多个导电迹线纳米压印到基板之上。图4A至图4E图示了根据本文描述的一个实施例的一个或多个导电迹线的俯视图，所述一个或多个导电迹线中的每一个具有互联到基板上相应的导电垫的自对准的导电柱。图5是根据本文描述的一个实施例的晶片的截面图，所述晶片具有互联到常规加工的晶体管电路的纳米压印的图案。为便于理解，在可能的情况下使用了相同附图标记来指代附图中共有的相同元素。应预期的是，在没有详述的情况下，一个实施例中公开的元素可以有利地应用在其他实施例中。具体实施方式下面，参考了本公开的实施例。然而，应理解的是，本公开不受限于具体描述的实施例。相反，无论是否涉及不同的实施例，下面的特征和元素的任意组合应预期为实施和实践本公开。此外，尽管本公开的实施例可以实现相比于其他可能的方案和/或现有技术的优点，特定的优点是否通过给定的实施例实现并不限制本公开。因此，下面的方面、特征、实施例和优点仅为示例性的，并且不应认为是所附权利要求的元素或限制，除非在(一个或多个)权利要求中明确地列举。相似地，对于“本公开”的参考不应解释为本文所公开的任意创造性主题的普遍化，并且不应认为是所附权利为要求的元素或限制，除非在(一个或多个)权利要求中明确列举。本公开的实施例总体上涉及一种存储器装置及其制造方法，所述存储器装置具有互联到常规加工的电路的纳米压印的图案。存储器装置包含多个导电迹线，具有多个导电垫的基板、以及多个导电柱。每个导电垫尺寸化为考虑到纳米压印工艺中固有的对准误差。每个导电柱联接在导电迹线与导电垫之间，所述导电迹线与导电垫允许将纳米压印光刻法的非常微小的特征构造互联到常规图案化晶片的更大的特征构造。图1是根据本文描述的一个实施例的存储器阵列100的示意图。存储器阵列100包含多个存储器单元102、第一多个平行线104以及第二多个平行线106。第一多个平行线104正交于第二多个平行线106分布。第一多个平行线104代表位线。第二多个平行线106代表字线。每个存储器单元102联接到位线104和字线106。共线的存储器单元102联接到一个共同的线以及一个不与其他存储器单元共有的线。图2是根据本文描述的一个实施例的上述存储器阵列100示意立体图。第一多个平行线104设置在公共平面中。第二多个平行线106设置在间隔于第一多个平行线104上方的公共平面中。布置阵列100使得第一存储器单元102A联接到第一多个平行线104中的第一线104A。第一存储器单元102A也联接到第二多个平行线106中的第一线106A。第二存储器单元102B联接到第一线104A以及第二多个平行线106中的第二线106B。第三存储器单元102C联接到第一多个平行线104中的第二线104B。第三存储器单元102C也联接到第一线106A。第四存储器单元102D联接到第二线104B与第二线106B两者。图3是根据本文描述的一个实施例的图案的负像形貌图，所述图案可以用作纳米压印印模300，用于将具有自对准的导电柱的多个导电迹线纳米压印到基板之上。一经印刷，多个导电迹线将被设置在公共平面中。印模300包含迹线部分302和柱部分304。迹线部分302用来压印将设置导电迹线的位置。相似地，柱部分304用来压印将形成导电柱的位置。迹线部分302和柱部分304被预对准，使得在从基板移除印模300之后，将在基板上形成导电材料，使得迹线和柱将成为自对准的。可以通过纳米压印光刻法领域的技术人员已知的各种用于制造纳米压印印模的技术，来制造纳米压印印模300。在一个实施例中，可以通过光刻法并对反向图案的形貌图进行蚀刻，来直接形成纳米压印印模3本文档来自技高网...

【技术保护点】
一种存储器装置，包括:多个导电迹线，其中所述多个导电迹线设置在公共平面中，其中所述多个导电迹线中的第一导电迹线具有第一长度，其中所述多个导电迹线中的第二导电迹线具有第二长度，并且所述第二长度小于所述第一长度；基板，所述基板具有形成在其中的多个导电垫；以及多个导电柱，其中所述多个导电柱中的第一导电柱联接在所述第一导电迹线与所述多个导电垫中的第一导电垫之间，其中所述多个导电柱中的第二导电柱联接在所述第二导电迹线与所述多个导电垫中的第二导电垫之间。

【技术特征摘要】
2015.09.29 US 14/869,4621.一种存储器装置，包括:多个导电迹线，其中所述多个导电迹线设置在公共平面中，其中所述多个导电迹线中的第一导电迹线具有第一长度，其中所述多个导电迹线中的第二导电迹线具有第二长度，并且所述第二长度小于所述第一长度；基板，所述基板具有形成在其中的多个导电垫；以及多个导电柱，其中所述多个导电柱中的第一导电柱联接在所述第一导电迹线与所述多个导电垫中的第一导电垫之间，其中所述多个导电柱中的第二导电柱联接在所述第二导电迹线与所述多个导电垫中的第二导电垫之间。2.如权利要求1所述的存储装置，其中所述多个导电迹线中的每个导电迹线具有长度、宽度以及高度，并且所述多个导电柱中的每个导电柱具有长度、宽度以及高度，其中所述多个导电柱中的每个导电柱的宽度约等于所述多个导电迹线中的每个迹线的宽度。3.如权利要求1所述的存储装置，其中所述多个导电垫中的每个垫具有长度和宽度，其中多个导电垫中的每个垫的长度和宽度大于所述多个导电柱中的每个导电柱的长度和宽度。4.如权利要求1所述的存储装置，还包括第三导电迹线，其中所述第三导电迹线具有第三长度，并且所述第三长度小于所述第二长度。5.如权利要求4所述的存储装置，还包括具有所述第一长度的第四导电迹线、具有所述第二长度的第五导电迹线以及具有所述第三长度的第六导电迹线。6.如权利要求1所述的存储装置，其中所述多个导电柱中的每一个自对准到所述多个导电迹线中的导电迹线。7.如权利要求1所述的方法，其中所述多个导电柱中的每一个连接到所述多个导电迹线中的导电迹线的端部。8.如权利要求1所述的方法，其中所述多个导电柱中的每一个在沿所述导电迹线与端部间隔开的位置处连接到所述多个导电迹线中的导电迹线。9.一种存储器装置，包括:设置在公共平面中的多个导电迹线；基板，所述基板具有形成在其中的多个导电垫，其中所述多个导电垫中的第一导电垫与所述多个导电垫中的第二导电垫在X维度上和Y维度上都间隔开；以及多个导电柱，其中所述多个导电柱中的第一导电柱在所述第一导电垫与所述多个导电迹线中的第一导电迹线之间延伸，并且其中所述多个导电柱中的第二导电柱在所述第二导电垫与所述多个导电迹线中的第二导电迹线之间延伸。10.如权利要求9所述的存储...

【专利技术属性】
技术研发人员：DR舍帕德，
申请(专利权)人：HGST荷兰公司，
类型：发明
国别省市：荷兰,NL