一种可编程调节共模电平的高速时钟接收电路制造技术

本发明专利技术涉及一种可编程调节共模电平的高速时钟接收电路，包括偏置电路、逻辑控制电路、二进制电流源及开关阵列、二进制电流沉及开关阵列和接收控制电路。偏置电路在上电后为电流源和电流沉阵列提供电压偏置，控制初始电流与初始电平；逻辑控制电路将输入的控制码字译码成电流源和电流沉开关阵列的开关控制信号；二进制电流源及开关阵列和二进制电流沉及开关阵列分别连接到时钟输入端用来补充和抽取电流实现时钟信号共模电平的调整；接收控制电路用来控制共模电平传递和差分时钟输入。本发明专利技术能够通过输入码字实现高速差分时钟共模电平在0.8～1V之间灵活调整，可以消除共模电平对于高速差分时钟信号输入的影响，实现高性能时钟接收电路。

【技术实现步骤摘要】
一种可编程调节共模电平的高速时钟接收电路
本专利技术涉及一种可编程调节共模电平的高速时钟接收电路，属于高速时钟接收

技术介绍
无线通信设备和雷达等军用设备中通常都会用到高速时钟信号，高性能高速时钟接收电路至关重要。而差分时钟信号的共模电平直接影响高速时钟接收电路接收时钟的效果。若共模电平太低，差分时钟信号低电平就会失真，甚至无法输入；若共模电平太高，差分时钟信号高电平就会失真，甚至无法输入。在传输过程中由于受到噪声、失配等非理想因素的影响，高速差分时钟的共模电平一般都会出现较大的偏移，如果直接输入到接收电路，基本无法实现时钟信号的准确接收。一般的做法是通过交流耦合将高速差分时钟共模电平滤除，再由接收电路提供一个理想的固定共模电平，一般为电压中值点(比如Vdd/2)。但是由于工艺匹配，电源抖动和电路噪声等非理想因素的影响，该共模电平并不是最佳的传输共模电平，需要对共模电平在具体应用环境中做一定调整才可实现高速时钟接收电路最佳性能。如何实现对两路差分时钟的共模电平进行精确调节，实现上述高速时钟接收电路中共模电平可调，是本领域亟待解决的技术问题。
技术实现思路
本专利技术的目的在于克服现有技术的不足，提供一种可编程调节共模电平的高速时钟接收电路，该接收电路根据差分时钟传输特性通过改变写入的控制码可以灵活地调整高速时钟接收电路的共模电平，精度可控，可以实现共模电平±100mV的调整。本专利技术目的通过如下技术方案予以实现：提供一种可编程调节共模电平的高速时钟接收电路，包括第一逻辑控制电路、第二逻辑控制电路、第一二进制电流源及开关阵列、第二二进制电流源及开关阵列、第一二进制电流沉及开关阵列、第二二进制电流沉及开关阵列和接收控制电路；第一逻辑控制电路包括译码电路，根据输入控制信号输出2n路控制信号K1…Ki…Kn，NK1…Ki…NKn；第二逻辑控制电路包括译码电路，根据输入控制信号输出2n路控制信号K1～Kn，NK1～NKn；第一二进制电流源及开关阵列包含n+1个二进制电流源和n+1个开关，每个电流源对应一个开关控制输出，形成n+1路单向电流通道，其中第i路开关的通断由第一逻辑控制电路输出的开关控制信号Ki来控制，1≤i≤n；第n+1个开关常开，输出固定电流I0；第二二进制电流源及开关阵列包含n+1个二进制电流源和n+1个开关，每个电流源对应一个开关控制输出，形成n+1路单向电流通道；其中第j路开关的通断由第二逻辑控制电路输出的开关控制信号Kj来控制，1≤j≤n；第n+1个开关常开，输出固定电流I0；第一二进制电流沉及开关阵列包含n+1个二进制电沉和n+1个开关，每个电流沉对应一个开关控制输出，形成n+1路单向电流通道；其中第i路开关的通断由第一逻辑控制电路输出的n路开关控制信号NKi来控制，1≤i≤n；第n+1个开关常开，抽取固定电流I0；第二二进制电流沉及开关阵列包含n+1个二进制电沉和n+1个开关，每个电流沉对应一个开关控制输出，形成n+1路单向电流通道；其中第j路开关的通断由第二逻辑控制电路输出的n路开关控制信号NKj来控制，1≤j≤n；第n+1个开关常开，抽取固定电流I0；接收控制电路的第一、第二接收端接收差分时钟输入，第一接收端还连接第一二进制电流源及开关阵列的电流输出端和第一二进制电流沉及开关阵列的电流抽取端，第二接收端连接第二二进制电流源及开关阵列的电流输出端和第二二进制电流沉及开关阵列的电流抽取端；第一接收端经第一缓冲器或第一反相器连接第一输出端，且第一接收端与第一输出端之间连接第一共模反馈电阻；第二接收端经第二缓冲器或第二反相器连接第二输出端，且第二接收端与第二输出端之间连接第二共模反馈电阻；第一输出端和第二输出端输出差分时钟信号。优选的，还包括偏置电路，偏置电路在上电后产生四路偏置电压，分别提供给第一二进制电流源及开关阵列的各电流源、第二二进制电流源及开关阵列的各电流源、第一二进制电流沉及开关阵列的各电流沉、第二二进制电流沉及开关阵列的各电流沉。优选的，第一逻辑控制电路接收n+1位输入信号，包括n位控制信号Ai和使能信号EN，编码输出电流源和电流沉开关控制信号Ki和NKi，其中，1≤i≤n；第二逻辑控制电路接收n+1位输入信号，包括n位控制信号Aj和使能信号ENn，编码输出电流源和电流沉开关控制信号Kj和NKj，其中，1≤j≤n；当控制信号Ki为0时，对应控制的开关导通，当控制信号Ki为1时，对应控制的开关断开，当控制信号NKi为0时，对应控制的开关断开，当控制信号NKi为1时，对应控制的开关导通。。优选的，第i路电流源输出电流为2i-1i0，第j路电流源输出电流2j-1i0，第i路电流沉抽取电流为2i-1i0，第j路电流源输出电流2i-1i0，1≤i,j≤n。优选的，接收控制电路还包括传输控制电路，接收控制信号Vc，当Vc为1时，接收控制电路输出差分时钟信号，当Vc为0时，关断差分时钟信号的输出。优选的，接收控制电路还包括第一至第四传输门，四个传输门的正向控制端连接外部控制信号Vc，反向控制端连接外部控制信号Vc的反向信号第一传输门的输入端连接接收控制电路的第一接收端，输出端经第一共模反馈电阻连接接收控制电路第一输出端；第二传输门的输入端连接接收控制电路的第二接收端，输出端经第二共模反馈电阻连接接收控制电路的第二输出端；第三传输门的输入端连接接收控制电路的第一接收端，输出端接地；第四传输门的输入端连接接收控制电路的第二接收端，输出端接地。优选的，第一逻辑控制电路包括n个二输入与门、n个二输入与非门和一个非门，第i路控制信号为Ai连接第i个二输入与门和第i个二输入与非门的输入端，使能信号EN连接第i个二输入与非门的输入端，使能信号EN经过非门后连接第i个二输入与门的输入端；第i个二输入与非门输出控制信号Ki，第i个二输入与门输出控制信号NKi；1≤i≤n；第二逻辑控制电路包括n个二输入与门、n个二输入与非门和一个非门，第j路控制信号为Aj连接第j个二输入与门和第j个二输入与非门的输入端，使能信号ENn连接第j个二输入与非门的输入端，使能信号ENn经过非门后连接第j个二输入与门的输入端；第j个二输入与非门输出控制信号Kj，第j个二输入与门输出控制信号NKj；1≤j≤n；优选的，第一二进制电流源及开关阵列的开关和电流源均由单个PMOS管构成，构成第i个电流源的PMOS管的栅极连接第一路偏置电压，源极连接电源电压，漏极连接构成第i个开关的PMOS管的源极；构成第i个开关的PMOS管漏极连接第一二进制电流源及开关阵列的电流输出端，栅极接入第一逻辑控制电路输出的第i路控制信号Ki；另外，第n+1个电流源的PMOS管的栅极连接第一路偏置电压，源极连接电源电压，漏极经PMOS管构成的常开开关连接第一二进制电流源及开关阵列的电流输出端；第二二进制电流源及开关阵列的开关和电流源均由单个PMOS管构成，构成第j个电流源的PMOS管的栅极连接第二路偏置电压，源极连接电源电压，漏极连接构成第j个开关的PMOS管的源极；构成第j个开关的PMOS管漏极连接第二二进制电流源及开关阵列的电流输出端，栅极接入第二逻辑控制电路输出的第j路控制信号Kj；另外，第n+1个电流源的PMOS管的栅极连接第二路偏置电压，源极连接本文档来自技高网...

【技术保护点】
一种可编程调节共模电平的高速时钟接收电路，其特征在于：包括第一逻辑控制电路、第二逻辑控制电路、第一二进制电流源及开关阵列、第二二进制电流源及开关阵列、第一二进制电流沉及开关阵列、第二二进制电流沉及开关阵列和接收控制电路；第一逻辑控制电路包括译码电路，根据输入控制信号输出2n路控制信号K1…Ki…Kn，NK1…Ki…NKn；第二逻辑控制电路包括译码电路，根据输入控制信号输出2n路控制信号K1～Kn，NK1～NKn；第一二进制电流源及开关阵列包含n+1个二进制电流源和n+1个开关，每个电流源对应一个开关控制输出，形成n+1路单向电流通道，其中第i路开关的通断由第一逻辑控制电路输出的开关控制信号Ki来控制，1≤i≤n；第n+1个开关常开，输出固定电流I

【技术特征摘要】
1.一种可编程调节共模电平的高速时钟接收电路，其特征在于：包括第一逻辑控制电路、第二逻辑控制电路、第一二进制电流源及开关阵列、第二二进制电流源及开关阵列、第一二进制电流沉及开关阵列、第二二进制电流沉及开关阵列和接收控制电路；第一逻辑控制电路包括译码电路，根据输入控制信号输出2n路控制信号K1…Ki…Kn，NK1…Ki…NKn；第二逻辑控制电路包括译码电路，根据输入控制信号输出2n路控制信号K1～Kn，NK1～NKn；第一二进制电流源及开关阵列包含n+1个二进制电流源和n+1个开关，每个电流源对应一个开关控制输出，形成n+1路单向电流通道，其中第i路开关的通断由第一逻辑控制电路输出的开关控制信号Ki来控制，1≤i≤n；第n+1个开关常开，输出固定电流I0；第二二进制电流源及开关阵列包含n+1个二进制电流源和n+1个开关，每个电流源对应一个开关控制输出，形成n+1路单向电流通道；其中第j路开关的通断由第二逻辑控制电路输出的开关控制信号Kj来控制，1≤j≤n；第n+1个开关常开，输出固定电流I0；第一二进制电流沉及开关阵列包含n+1个二进制电沉和n+1个开关，每个电流沉对应一个开关控制输出，形成n+1路单向电流通道；其中第i路开关的通断由第一逻辑控制电路输出的n路开关控制信号NKi来控制，1≤i≤n；第n+1个开关常开，抽取固定电流I0；第二二进制电流沉及开关阵列包含n+1个二进制电沉和n+1个开关，每个电流沉对应一个开关控制输出，形成n+1路单向电流通道；其中第j路开关的通断由第二逻辑控制电路输出的n路开关控制信号NKj来控制，1≤j≤n；第n+1个开关常开，抽取固定电流I0；接收控制电路的第一、第二接收端接收差分时钟输入，第一接收端还连接第一二进制电流源及开关阵列的电流输出端和第一二进制电流沉及开关阵列的电流抽取端，第二接收端连接第二二进制电流源及开关阵列的电流输出端和第二二进制电流沉及开关阵列的电流抽取端；第一接收端经第一缓冲器或第一反相器连接第一输出端，且第一接收端与第一输出端之间连接第一共模反馈电阻；第二接收端经第二缓冲器或第二反相器连接第二输出端，且第二接收端与第二输出端之间连接第二共模反馈电阻；第一输出端和第二输出端输出差分时钟信号。2.根据权利要求1所述的一种可编程调节共模电平的高速时钟接收电路，其特征在于：还包括偏置电路，偏置电路在上电后产生四路偏置电压，分别提供给第一二进制电流源及开关阵列的各电流源、第二二进制电流源及开关阵列的各电流源、第一二进制电流沉及开关阵列的各电流沉、第二二进制电流沉及开关阵列的各电流沉。3.根据权利要求1所述的一种可编程调节共模电平的高速时钟接收电路，其特征在于：第一逻辑控制电路接收n+1位输入信号，包括n位控制信号Ai和使能信号EN，编码输出电流源和电流沉开关控制信号Ki和NKi，其中，第二逻辑控制电路接收n+1位输入信号，包括n位控制信号Aj和使能信号ENn，编码输出电流源和电流沉开关控制信号Kj和NKj，其中，当控制信号Ki为0时，对应控制的开关导通，当控制信号Ki为1时，对应控制的开关断开，当控制信号NKi为0时，对应控制的开关断开，当控制信号NKi为1时，对应控制的开关导通。4.根据权利要求1或3所述的一种可编程调节共模电平的高速时钟接收电路，其特征在于：第i路电流源输出电流为2i-1i0，第j路电流源输出电流2j-1i0，第i路电流沉抽取电流为2i-1i0，第j路电流源输出电流2i-1i0，1≤i,j≤n。5.根据权利要求1或3所述的一种可编程调节共模电平的高速时钟接收电路，其特征在于：接收控制电路还包括传输控制电路，接收控制信号Vc，当Vc为1时，接收控制电路输出差分时钟信号，当Vc为0时，关断差分时钟信号的输出。6.根据权利要求1或3所述的一种可编程调节共模电...

【专利技术属性】
技术研发人员：张雷，彭新芒，王宗民，
申请(专利权)人：北京时代民芯科技有限公司，北京微电子技术研究所，
类型：发明
国别省市：北京,11