一种芯片封装前的预处理方法技术

本发明专利技术属于芯片封装领域，并公开了一种芯片封装前的预处理方法。其包括：(a)将待处理芯片划分为多个核心功能区，分别且同时加热各个核心功能区，使得各个核心功能区内部形成均匀的热应力；(b)将核心功能区从待处理芯片上分离得到所需待封装的部分，分离过程使得该部分的热应力得以释放，由此完成该待处理芯片封装前的预处理。通过本发明专利技术，有效控制芯片切割工艺产生的微裂纹以及其他影响芯片性能的晶体缺陷，提高芯片功能核心区的质量，显著提高芯片成品率和使用性能，降低生产成本。

【技术实现步骤摘要】
一种芯片封装前的预处理方法
本专利技术属于芯片封装领域，更具体地，涉及一种芯片封装前的预处理方法。
技术介绍
备受关注的III-V族半导体材料由于其具有宽的直接带隙和高温稳定性，被广泛应用于LED照明以及场效应晶体管等光电子领域。通过金属有机化合物气相沉积(MOCVD)等方法生长的III-V族半导体材料薄膜中分布有高密度的位错以及其他的晶体缺陷，其使用性能受到极大的损害，在将III-V族半导体材料薄膜进行切割进而封装为III-V族半导体材料芯片时，由于工艺过程施加的很大外加载荷，导致III-V族半导体材料芯片产生微裂纹以及位错等缺陷，此外，位错等缺陷在复杂应力情况下很容易发生运动和增殖等行为，生长过程中产生的位错缺陷在切割过程的外加载荷作用下与相邻位错缺陷发生相互作用，且不断增殖，进一步增加了III-V族半导体材料芯片中的位错缺陷密度，这些位错以及微裂纹等缺陷极大降低了III-V族半导体材料芯片的成品率，提高了III-V族半导体材料芯片的生产成本，而这些缺陷正是由于III-V族半导体材料芯片为了释放体系内部应力而产生的材料形变，因此，控制III-V族半导体材料芯片内部应力的释放过程对于生产高质量的III-V族半导体材料芯片具有非常重要的意义，本专利技术提出的III-V族半导体材料芯片预处理工艺可以引导和控制III-V族半导体材料芯片应力释放的机制。
技术实现思路
针对现有技术的以上缺陷或改进需求，本专利技术提供了一种芯片封装前的预处理方法，通过在将要被切割的芯片基圆上形成良好的芯片核心功能区，而在切割面及其附近局部区域形成苛刻的热应力环境，使体系应力可以在切割区域释放，而缓解芯片核心功能用区的应力状况，由此解决芯片切割过程中产生位错和微裂纹等缺陷的技术问题。为实现上述目的，按照本专利技术，提供了一种1、一种芯片封装前的预处理方法，其特征在于，该方法包括下列步骤：(a)将待处理芯片划分为多个核心功能区，分别且同时加热各个所述核心功能区，从而使得各个所述核心功能区内部形成均匀的热应力；(b)将所述核心功能区从所述待处理芯片上分离得到所需待封装的部分，分离过程使得该部分的热应力得以释放，由此完成该待处理芯片封装前的预处理。进一步优选地，在步骤(a)中，所述待处理芯片优选采用氮化镓芯片。进一步优选地，在步骤(a)中，所述加热优选采用在钨卤灯加热炉腔体内进行。进一步优选地，在步骤(a)中，所述加热的加热温度范围优选采用700℃～1000℃，加热时间优选采用30min～1h。进一步优选地，在步骤(b)中，所述分离过程优选沿相邻所述核心功能区之间的中线切割。进一步优选地，在步骤(b)中，所述分离优选采用金刚石刀具切割或辐射能量切割。总体而言，通过本专利技术所构思的以上技术方案与现有技术相比，能够取得下列有益效果：1、本专利技术通过将待处理芯片基圆分为多个核心功能区，将有应用价值的芯片核心功能区与切割区域分开，从而降低切割过程对芯片质量的负面影响；2、本专利技术通过加热使得芯片的核心功能区温度上升，且同一核心功能区内部温度相同，从而在同一核心功能区内部形成均匀的热应力场，减少后续切割过程中位错产生的机率，有效改善芯片封装过程中芯片核心功能区的质量；3、本专利技术通过在核心功能区形成均匀的热应力场，在相邻的核心功能区之间的区域的中线处温度最低，切割过程沿该中线采用金刚石刀具切割或辐射能量切割，减小毛刺和切割中的不平整，降低由于微裂纹等缺陷形成的次品率，提高芯片基圆中优质芯片切块的占比，从而降低芯片生产成本；4、本专利技术整体预处理方法简单，易于操作，成本低廉，反应过程便于质量控制，处理后的芯片微裂纹和晶体缺陷小，显著降低产品的次品率，适用于大批量的工业化生产。附图说明图1是按照本专利技术的优选实施例所构建的预处理方法流程图；图2是按照本专利技术的优选实施例所所构建的预处理方法的实施示意图。在所有附图中，相同的附图标记用来表示相同的元件或结构，其中：1-芯片间隔区2-芯片核心功能区3-芯片切割线具体实施方式为了使本专利技术的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本专利技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本专利技术，并不用于限定本专利技术。此外，下面所描述的本专利技术各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。图1是按照本专利技术的优选实施例所构建的预处理方法流程图，图2是按照本专利技术的优选实施例所所构建的预处理方法的实施示意图，如图1和2所示，芯片的预处理方法包括下列步骤：首先，构造与芯片核心功能区点阵有相同分布的温度模板；其次在该温度模板与芯片核心区加热产生高温；接着，将此模板加载在待切割的芯片基圆正上方，在芯片核心功能区区域形成有一致温度的高温载荷，使芯片核心功能区具有均匀的热应力场，而在相邻芯片核心功能区之间未施加温度载荷的区域形成较高的温度梯度，导致的局部高热流密度在该区域形成恶劣的热应力环境，这里的温度模板未必就是一块真的板，关键在于分区加热的思想和方法，比如也可以通过紫外线选区高能辐射的方式实现。最后，在芯片封装的切割工艺环节，使切割沿着芯片核心功能区之间的中线进行，高热应力区域在外力载荷作用下通过产生位错等缺陷的形式释放整个体系的内应力，使芯片核心功能区处于弛豫状态，而保证其质量。通过这样的预处理工艺，将芯片基圆以控制热环境条件的方式分为多个芯片单元，将有应用价值的芯片核心功能区与切割区域一方面，由于工业上生长的氮化镓GaN薄膜晶体中位错密度通常较高，对外加的机械载荷和热载荷比较敏感；另一方面，除了用作LED芯片以外，GaN芯片较多地用于高能高频的电子器件领域，对芯片质量要求更高。因此，本专利技术待处理的芯片优选采用氮化镓芯片。为了在芯片核心功能区与其边缘区域之间形成较为明显的温度梯度，并构造有效的热应力分布，同时避免由于过高温度对氮化镓化学性能产生影响，加热温度范围优选采用700℃～1000℃。对芯片基圆的加热时间随基圆的厚度发生变化。为确保在核心功能区形成均匀的温度场分布，加热时间优选采用30min～1h。相邻的芯片核心区之间保持相同的温度，且具有比较稳定的应力场，因此在未加热的核心功能区周边区域存在较大的温度梯度，该温度梯度在该区域产生复杂热应力场，而在相邻核心功能区之间的中线区域热应力场最复杂。此外，沿着相邻核心功能区中线进行切割可以较好保证分布的核心功能区有均匀的应力分布。因此，本专利技术优选沿着相邻核心功能区的中线进行切割。在对芯片进行切割过程中，在切割过程加载的外加载荷作用下，切割线附近的复杂应力场通过产生微裂纹、位错等缺陷的形式使整个芯片体系得到弛豫。该过程，核心功能区较少受到外加载荷的影响，保持较好的质量。本专利技术优选采用金刚石刀具切割或辐射能量切割，切割的机械载荷或热载荷可以实现本方法的目的。下面将参照图1的工艺流程，并结合以下多个实施例来进一步具体说明本专利技术。实施例1将4英寸氮化镓基圆放置于钨卤灯加热炉腔体内，在基圆上方放置窗口面积为4x4mm2的掩模，使热量只通过窗口区对基圆上核心功能区加热，加热温度为1000℃，加热时间为30min，加热完毕后，采用金刚石刀具沿着相邻芯片核心功能区的中线进行切割，线条宽度为6μm，深度为5μm。切割完毕，检测芯片质量和缺陷分布情况。结果显示本文档来自技高网...

【技术保护点】
一种芯片封装前的预处理方法，其特征在于，该方法包括下列步骤：(a)将待处理芯片划分为多个核心功能区，分别且同时加热各个所述核心功能区，使得各个所述核心功能区内部形成均匀的热应力；(b)将所述核心功能区从所述待处理芯片上分离得到所需待封装的部分，分离过程使得该部分的热应力得以释放，由此完成该待处理芯片封装前的预处理。

【技术特征摘要】
1.一种芯片封装前的预处理方法，其特征在于，该方法包括下列步骤：(a)将待处理芯片划分为多个核心功能区，分别且同时加热各个所述核心功能区，使得各个所述核心功能区内部形成均匀的热应力；(b)将所述核心功能区从所述待处理芯片上分离得到所需待封装的部分，分离过程使得该部分的热应力得以释放，由此完成该待处理芯片封装前的预处理。2.如权利要求1所述的预处理方法，其特征在于，在步骤(a)中，所述待处理芯片优选采用氮化镓芯片。3.如权利要求1或2所述的预处理方法，其特征在...

【专利技术属性】
技术研发人员：方海生，罗显刚，马千里，
申请(专利权)人：华中科技大学，
类型：发明
国别省市：湖北,42