一种芯片封装前的预处理方法技术

技术编号:15824342 阅读:37 留言:0更新日期:2017-07-15 06:02
本发明专利技术属于芯片封装领域,并公开了一种芯片封装前的预处理方法。其包括:(a)将待处理芯片划分为多个核心功能区,分别且同时加热各个核心功能区,使得各个核心功能区内部形成均匀的热应力;(b)将核心功能区从待处理芯片上分离得到所需待封装的部分,分离过程使得该部分的热应力得以释放,由此完成该待处理芯片封装前的预处理。通过本发明专利技术,有效控制芯片切割工艺产生的微裂纹以及其他影响芯片性能的晶体缺陷,提高芯片功能核心区的质量,显著提高芯片成品率和使用性能,降低生产成本。

【技术实现步骤摘要】
一种芯片封装前的预处理方法
本专利技术属于芯片封装领域,更具体地,涉及一种芯片封装前的预处理方法。
技术介绍
备受关注的III-V族半导体材料由于其具有宽的直接带隙和高温稳定性,被广泛应用于LED照明以及场效应晶体管等光电子领域。通过金属有机化合物气相沉积(MOCVD)等方法生长的III-V族半导体材料薄膜中分布有高密度的位错以及其他的晶体缺陷,其使用性能受到极大的损害,在将III-V族半导体材料薄膜进行切割进而封装为III-V族半导体材料芯片时,由于工艺过程施加的很大外加载荷,导致III-V族半导体材料芯片产生微裂纹以及位错等缺陷,此外,位错等缺陷在复杂应力情况下很容易发生运动和增殖等行为,生长过程中产生的位错缺陷在切割过程的外加载荷作用下与相邻位错缺陷发生相互作用,且不断增殖,进一步增加了III-V族半导体材料芯片中的位错缺陷密度,这些位错以及微裂纹等缺陷极大降低了III-V族半导体材料芯片的成品率,提高了III-V族半导体材料芯片的生产成本,而这些缺陷正是由于III-V族半导体材料芯片为了释放体系内部应力而产生的材料形变,因此,控制III-V族半导体材料芯片内部应力的释放过程对本文档来自技高网...
一种芯片封装前的预处理方法

【技术保护点】
一种芯片封装前的预处理方法,其特征在于,该方法包括下列步骤:(a)将待处理芯片划分为多个核心功能区,分别且同时加热各个所述核心功能区,使得各个所述核心功能区内部形成均匀的热应力;(b)将所述核心功能区从所述待处理芯片上分离得到所需待封装的部分,分离过程使得该部分的热应力得以释放,由此完成该待处理芯片封装前的预处理。

【技术特征摘要】
1.一种芯片封装前的预处理方法,其特征在于,该方法包括下列步骤:(a)将待处理芯片划分为多个核心功能区,分别且同时加热各个所述核心功能区,使得各个所述核心功能区内部形成均匀的热应力;(b)将所述核心功能区从所述待处理芯片上分离得到所需待封装的部分,分离过程使得该部分的热应力得以释放,由此完成该待处理芯片封装前的预处理。2.如权利要求1所述的预处理方法,其特征在于,在步骤(a)中,所述待处理芯片优选采用氮化镓芯片。3.如权利要求1或2所述的预处理方法,其特征在...

【专利技术属性】
技术研发人员:方海生罗显刚马千里
申请(专利权)人:华中科技大学
类型:发明
国别省市:湖北,42

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1