移位寄存器、阵列基板栅极驱动电路和显示装置制造方法及图纸

本发明专利技术公开了一种移位寄存器，包括：输入单元，输入单元分别与信号输入端和信号控制端相连，输入单元用于根据信号输入端提供的输入信号和信号控制端提供的控制信号生成充电控制信号和电压保持信号；上拉输出单元，上拉输出单元包括上拉节点；第一充电单元，第一充电单元分别与上拉节点、输入单元和第一电平信号端相连，第一充电单元用于根据充电控制信号通过第一电平信号端提供的电平信号对上拉节点进行充电，并根据电压保持信号对上拉节点的电压进行保持以使移位寄存器输出的驱动信号无压降，可保证高温TFT漏电时本级输出无drop，有效改善高温时的显示效果。本发明专利技术还公开了一种阵列基板栅极驱动电路和一种显示装置。

Shift register, array substrate, gate drive circuit, and display device

The invention discloses a shift register comprises an input unit, an input unit is respectively connected with the signal input and signal control connected to the input unit is used for generating a control signal input signal and control signal according to the signal input end provides charging control signal and the voltage signal to maintain; pull pull output unit, output unit includes a pull-up node; the first charging unit, a first charging unit is respectively connected with the pull-up node, an input unit and a first level signal connected to the first charging unit for charging of the pull-up node according to the signal charge control signal provided by the end of the first level signal, and according to the voltage signal to maintain voltage pull-up node to maintain in order to make the driving signal of the shift register output without pressure drop, can ensure the high temperature TFT leakage level output without drop, effectively improve Display effect at high temperature. The invention also discloses an array substrate, a grid drive circuit and a display device.

【技术实现步骤摘要】
移位寄存器、阵列基板栅极驱动电路和显示装置
本专利技术涉及显示控制
，特别涉及一种移位寄存器、一种阵列基板栅极驱动(GOA，GateDriveronArray)电路以及一种显示装置。
技术介绍
相关技术中的GOA电路例如10T3C的NMOS驱动电路，在高温情况下，会发生TFT(ThinFilmTransistor，是薄膜晶体管)漏电现象，从而会导致本级GOA电路输出有drop(压降)。尤其是在TDDI(TouchandDisplayDriverIntegration，触控与显示驱动器集成)产品的Touch时刻，PU(PullUP，上拉)点会有很大的drop，导致本级输出drop很大，从而会带来高温显示效果差的问题。
技术实现思路
本专利技术旨在至少从一定程度上解决相关技术中的技术问题之一。为此，本专利技术的第一个目的在于提出一种移位寄存器，能够使得上拉节点的电压得到更好的保持，防止上拉节点出现drop，从而保证高温TFT漏电时本级输出无drop，有效改善高温时的显示效果。本专利技术的第二个目的在于提出一种阵列基板栅极驱动电路。本专利技术的第三个目的在于提出一种显示装置。为达到上述目的，本专利技术第一方面实施例提出的一种移位寄存器，包括：输入单元，所述输入单元分别与信号输入端和信号控制端相连，所述输入单元用于根据所述信号输入端提供的输入信号和所述信号控制端提供的控制信号生成充电控制信号和电压保持信号；上拉输出单元，所述上拉输出单元包括上拉节点和第一信号输出端，所述上拉输出单元与第二时钟信号提供端相连，所述上拉输出单元用于在所述上拉节点提供的电平信号控制下导通，以通过所述第一信号输出端输出与所述第二时钟信号提供端提供的时钟信号相对应的驱动信号；第一充电单元，所述第一充电单元分别与所述上拉节点、所述输入单元和第一电平信号端相连，所述第一充电单元用于根据所述充电控制信号通过所述第一电平信号端提供的电平信号对所述上拉节点进行充电，并根据所述电压保持信号对所述上拉节点的电压进行保持以使所述驱动信号无压降。第一电平信号端第一电平信号端根据本专利技术实施例的移位寄存器，通过输入单元根据信号输入端提供的输入信号和信号控制端提供的控制信号生成的电压保持信号，第一充电单元能够使得上拉节点的电压得到更好的保持，防止上拉节点出现drop，从而保证高温TFT漏电较大时本级gate输出无drop，解决了高温显示效果不佳的问题，尤其是对高温信赖性，具有很明显的改善效果。根据本专利技术的一个实施例，所述的移位寄存器，还包括：下拉输出单元，所述下拉输出单元包括下拉节点，所述下拉输出单元分别与第二电平信号端和所述第一信号输出端相连，所述下拉输出单元用于在所述下拉节点提供的电平信号控制下导通，以对所述第一信号输出端输出的驱动信号进行下拉处理；第二充电单元，所述第二充电单元分别与第一时钟信号提供端和所述下拉节点相连，所述第二充电单元用于根据所述第一时钟信号提供端提供的时钟信号对所述下拉节点进行充电；第一放电单元，所述第一放电单元分别与所述第一充电单元、所述下拉节点和第二电平信号端相连，所述第一放电单元用于根据所述下拉节点的电平信号对所述上拉节点进行放电；第二放电单元，所述第二放电单元分别与所述下拉节点、所述输入单元和所述第二电平信号端相连，所述第二放电单元用于根据所述电压保持信号对所述下拉节点进行放电。根据本专利技术的一个实施例，所述输入单元包括第一晶体管和第二晶体管，所述第一晶体管的第一端作为第一信号输入端，且与上一级移位寄存器的输出端相连，所述第一晶体管的第二端与第一信号控制端相连，所述第一晶体管的第三端与所述第二晶体管的第一端相连且具有第一节点，所述第二晶体管的第二端与第二信号控制端相连，所述第二晶体管的第三端作为第二信号输入端，且与下一级移位寄存器的输出端相连。根据本专利技术的一个实施例，所述上拉输出单元包括第一电容和第三晶体管，所述第一电容的一端作为所述上拉节点，所述第一电容的另一端作为所述第一信号输出端，所述第三晶体管的第一端与所述第二时钟信号提供端相连，所述第三晶体管的第二端与所述上拉节点相连，所述第三晶体管的第三端与所述第一信号输出端相连。根据本专利技术的一个实施例，所述下拉输出单元包括第四晶体管，所述第四晶体管的第一端与所述第一信号输出端相连，所述第四晶体管的第二端作为所述下拉节点，所述第四晶体管的第三端与所述第二电平信号端相连。根据本专利技术的一个实施例，所述第一放电单元包括第五晶体管，所述第五晶体管的第一端通过所述第一充电单元与所述上拉节点相连，所述第五晶体管的第二端与所述下拉节点相连，所述第五晶体管的第三端与所述第二电平信号端相连。根据本专利技术的一个实施例，所述第二放电单元包括第六晶体管，所述第六晶体管的第一端与所述下拉节点相连，所述第六晶体管的第二端与所述输入单元中的第一节点相连，所述第六晶体管的第三端与所述第二电平信号端相连。根据本专利技术的一个实施例，所述第六晶体管的第一端与第三端之间并联第二电容，所述第五晶体管的第一端和第三端之间并联第三电容。根据本专利技术的一个实施例，所述第二充电单元包括第七晶体管，所述第七晶体管的第一端和第二端相连后连接到所述第一时钟信号提供端，所述第七晶体管的第三端与所述下拉节点相连。根据本专利技术的一个实施例，所述的移位寄存器，还包括第八晶体管，所述第八晶体管的第一端与所述下拉节点相连，所述第八晶体管的第二端与所述第一信号输出端相连，所述第八晶体管的第三端与所述第二电平信号端相连。根据本专利技术的一个实施例，所述第一充电单元包括第九晶体管和第十晶体管，所述第九晶体管的第一端与所述第十晶体管的第三端相连，所述第九晶体管的第二端与所述第一电平信号端相连，所述第九晶体管的第三端与所述上拉节点相连，所述第十晶体管的第一端与所述第一电平信号端相连，所述第十晶体管的第二端与所述输入单元中的第一节点相连。根据本专利技术的一个实施例，所述的移位寄存器，还包括第十一晶体管，所述第十一晶体管的第一端与所述下拉节点相连，所述第十一晶体管的第二端与第三端相连后作为所述移位寄存器的复位端。根据本专利技术的一个实施例，所述的移位寄存器，还包括触摸晶体管，所述触摸晶体管的第一端与所述第一信号输出端相连，所述触摸晶体管的第二端作为触摸使能端，所述触摸晶体管的第三端与所述第二电平信号端相连。根据本专利技术的一个实施例，当所述第一信号控制端提供的控制信号为第一电平且所述第二信号控制端提供的控制信号为第二电平时，所述移位寄存器处于正扫工作模式；当所述第一信号控制端提供的控制信号为第二电平且所述第二信号控制端提供的控制信号为第一电平时，所述移位寄存器处于反扫工作模式。根据本专利技术的一个实施例，当第二时钟信号提供端提供的时钟信号为第一电平时，第一时钟信号提供端提供的时钟信号为第二电平；当所述第一时钟信号提供端提供的时钟信号为第一电平时，所述第二时钟信号提供端提供的时钟信号为第二电平。为达到上述目的，本专利技术第二方面实施例提出了一种阵列基板栅极驱动电路，其包括多个上述的级联的移位寄存器，所述多个移位寄存器中的当前移位寄存器的第一信号输入端与上一级移位寄存器的输出端相连，所述当前移位寄存器的第二信号输入端与下一级移位寄存器的输出端相连。根据本专利技术实施例的阵列基板栅极驱动电路，通过每个上述的移位寄本文档来自技高网...

【技术保护点】
一种移位寄存器，其特征在于，包括：输入单元，所述输入单元分别与信号输入端和信号控制端相连，所述输入单元用于根据所述信号输入端提供的输入信号和所述信号控制端提供的控制信号生成充电控制信号和电压保持信号；上拉输出单元，所述上拉输出单元包括上拉节点和第一信号输出端，所述上拉输出单元与第二时钟信号提供端相连，所述上拉输出单元用于在所述上拉节点提供的电平信号控制下导通，以通过所述第一信号输出端输出与所述第二时钟信号提供端提供的时钟信号相对应的驱动信号；第一充电单元，所述第一充电单元分别与所述上拉节点、所述输入单元和第一电平信号端相连，所述第一充电单元用于根据所述充电控制信号通过所述第一电平信号端提供的电平信号对所述上拉节点进行充电，并根据所述电压保持信号对所述上拉节点的电压进行保持以使所述驱动信号无压降。

【技术特征摘要】
1.一种移位寄存器，其特征在于，包括：输入单元，所述输入单元分别与信号输入端和信号控制端相连，所述输入单元用于根据所述信号输入端提供的输入信号和所述信号控制端提供的控制信号生成充电控制信号和电压保持信号；上拉输出单元，所述上拉输出单元包括上拉节点和第一信号输出端，所述上拉输出单元与第二时钟信号提供端相连，所述上拉输出单元用于在所述上拉节点提供的电平信号控制下导通，以通过所述第一信号输出端输出与所述第二时钟信号提供端提供的时钟信号相对应的驱动信号；第一充电单元，所述第一充电单元分别与所述上拉节点、所述输入单元和第一电平信号端相连，所述第一充电单元用于根据所述充电控制信号通过所述第一电平信号端提供的电平信号对所述上拉节点进行充电，并根据所述电压保持信号对所述上拉节点的电压进行保持以使所述驱动信号无压降。2.如权利要求1所述的移位寄存器，其特征在于，还包括：下拉输出单元，所述下拉输出单元包括下拉节点，所述下拉输出单元分别与第二电平信号端和所述第一信号输出端相连，所述下拉输出单元用于在所述下拉节点提供的电平信号控制下导通，以对所述第一信号输出端输出的驱动信号进行下拉处理；第二充电单元，所述第二充电单元分别与第一时钟信号提供端和所述下拉节点相连，所述第二充电单元用于根据所述第一时钟信号提供端提供的时钟信号对所述下拉节点进行充电；第一放电单元，所述第一放电单元分别与所述第一充电单元、所述下拉节点和第二电平信号端相连，所述第一放电单元用于根据所述下拉节点的电平信号对所述上拉节点进行放电；第二放电单元，所述第二放电单元分别与所述下拉节点、所述输入单元和所述第二电平信号端相连，所述第二放电单元用于根据所述电压保持信号对所述下拉节点进行放电。3.如权利要求1或2所述的移位寄存器，其特征在于，所述输入单元包括第一晶体管和第二晶体管，所述第一晶体管的第一端作为第一信号输入端，且与上一级移位寄存器的输出端相连，所述第一晶体管的第二端与第一信号控制端相连，所述第一晶体管的第三端与所述第二晶体管的第一端相连且具有第一节点，所述第二晶体管的第二端与第二信号控制端相连，所述第二晶体管的第三端作为第二信号输入端，且与下一级移位寄存器的输出端相连。4.如权利要求1或2所述的移位寄存器，其特征在于，所述上拉输出单元包括第一电容和第三晶体管，所述第一电容的一端作为所述上拉节点，所述第一电容的另一端作为所述第一信号输出端，所述第三晶体管的第一端与所述第二时钟信号提供端相连，所述第三晶体管的第二端与所述上拉节点相连，所述第三晶体管的第三端与所述第一信号输出端相连。5.如权利要求2所述的移位寄存器，其特征在于，所述下拉输出单元包括第四晶体管，所述第四晶体管的第一端与所述第一信号输出端相连，所述第四晶体管的第二端作为所述下拉节点，所述第四晶体管的第三端与所述第二电平信号端相连。6.如权利要求5所述的移位寄存器，其特征在于，所述第一放电单元包括第五晶体管，所述第五晶体管的第...

【专利技术属性】
技术研发人员：马明超，樊君，
申请(专利权)人：京东方科技集团股份有限公司，鄂尔多斯市源盛光电有限责任公司，
类型：发明
国别省市：北京,11