上电复位电路制造技术

本发明专利技术公开了一种上电复位电路，包括：2VTH电平检测电路、电源分压和迟滞比较电路、逻辑电路以及计数器；2VTH电平检测电路用于检测电源电压是否大于VTHN+VTHP；电源分压和迟滞比较电路用于产生电源电压分压，比较电源电压分压是否大于所述芯片的bandgap电压；逻辑电路用于在电源电压大于VTHN+VTHP且电源电压分压大于bandgap电压时启动计数器开始计数，所述计数器还与时钟连接，延时第一时长后复位信号由低电平释放到高电平。本发明专利技术弥补了现有的上电复位电路无法在慢速上电过程和快速上电过程均产生上电复位信号的不足，满足了在慢速上电过程和快速上电过程都能有效产生上电复位信号的需求。

【技术实现步骤摘要】
上电复位电路
本专利技术属于电子
，尤其涉及一种上电复位电路。
技术介绍
芯片上电时需要产生复位信号将内部寄存器复位，常用的上电复位电路有电容电阻结构和电平触发结构。电容电阻结构利用电容电阻乘积的时间常数做延迟产生复位信号，优点是上电过程结束后不消耗功耗，缺点是无法在慢速上电过程中产生复位信号；电平触发结构将电源电压的分压电压与芯片内部bandgap电压做比较，当电源电压分压电压大于bandgap(带隙基准)电压后释放上电复位信号，其优点是可以精确设置释放复位信号对应的电源电压，缺点是在快速上电过程中bandgap电压的建立时间长，无法正常产生上电复位信号。
技术实现思路
本专利技术要解决的技术问题是为了克服现有的上电复位电路无法在慢速上电过程和快速上电过程均产生上电复位信号的缺陷，提供一种在慢速上电过程和快速上电过程都能有效产生上电复位信号且可靠性高和抗干扰能力强的上电复位电路。本专利技术是通过以下技术方案解决上述技术问题的：本专利技术提供一种上电复位电路，用于在芯片上电过程中产生复位信号，其点是，包括：2VTH电平检测电路、电源分压和迟滞比较电路、逻辑电路以及计数器；2VTH电平检测电路用于检测电源电压是否大于VTHN(NMOS的开启电压)+VTHP(PMOS的开启电压)，并输出用于表征检测结果的第一信号；电源分压和迟滞比较电路用于产生电源电压分压，比较电源电压分压是否大于所述芯片的bandgap电压，并输出用于表征比较结果的第二信号；逻辑电路用于接收所述第一信号和所述第二信号，并在所述电源电压大于VTHN+VTHP且所述电源电压分压大于所述bandgap电压时启动计数器开始计数，所述计数器还与时钟连接，延时第一时长后复位信号由低电平释放到高电平。其中，所述复位信号用于将内部数字电路复位，所述复位信号由低电平释放到高电平即表示上电复位过程结束；bandgap电压由芯片的Bandgap电路产生得到，一般芯片内部都会有Bandgap电路产生基准电压或基准电流。本技术方案通过同时检测电源电压是否大于VTHN+VTHP以及电源电压分压是否大于所述芯片的bandgap电压的混合方式产生复位信号，满足在慢速上电过程和快速上电过程都能有效产生上电复位信号的需求，具有可靠性高，抗干扰能力强的优点。较佳地，所述逻辑电路包括与门；所述与门的两个输入端分别与所述2VTH电平检测电路的输出端和所述电源分压和迟滞比较电路的输出端连接，所述与门的输出端与所述去毛刺电路的输入端连接，所述去毛刺电路的输出端与所述计数器的输入端连接。其中，所述与门的一个输入端分别与所述2VTH电平检测电路的输出端连接，用于接收所述第一信号；所述与门的另一个输入端分别与所述电源分压和迟滞比较电路的输出端连接，用于接收所述第二信号；所述与门的输出端与所述去毛刺电路的输入端连接，所述去毛刺电路能够提高上电复位电路的抗干扰能力，过滤掉错误的干扰脉冲后启动计数器开始计数。较佳地，所述上电复位电路还包括斯密特电路；所述斯密特电路的输入端与所述2VTH电平检测电路的输出端连接，所述斯密特电路的输出端与所述与门的一个输入端连接。其中，所述斯密特电路能够去除信号翻转过程中出现的干扰。较佳地，所述斯密特电路包括第一斯密特触发器和第一反相器；所述第一斯密特触发器的输入端与所述2VTH电平检测电路的输出端连接，所述第一斯密特触发器的输出端与所述第一反相器的输入端连接，所述第一反相器的输出端与所述与门的输入端连接。较佳地，所述去毛刺电路包括延时电路、RS触发器、与非门、或非门、第四反相器和第五反相器；所述与门的输出端输出第三信号，所述第三信号通过所述延时电路产生第四信号，所述第三信号和所述第四信号输入所述与非门的两个输入端以及所述或非门的两个输入端，所述与非门的输出端与所述第四反相器的输入端连接，所述第四反相器的输出端输出第五信号，所述或非门的输出端输出第六信号，所述第五信号和所述第六信号输入所述RS触发器的两个输入端，所述RS触发器的输出端与第五反相器的输入端连接，所述第五反相器的输出端与所述计数器的输入端连接。其中，所述去毛刺电路通过延时电路和RS触发器的共同作用，可以去除输入信号上小于时间延时t的正脉冲和负脉冲，提高上电复位电路的抗干扰能力，时间延时t的大小由延时电路决定。较佳地，所述延时电路包括第二斯密特触发器、第六反相器、第七反相器、第八反相器、第二电容、第三电容、第四电容和第五电容；所述第三信号输入所述第二斯密特触发器的输入端，所述第二斯密特触发器的输出端与所述第六反相器的输入端连接，所述第六反相器的输出端与所述第七反相器的输入端连接，所述第七反相器的输出端与所述第八反相器的输入端连接，所述第八反相器的输出端输出所述第四信号；所述第二电容的一端接入电源，另一端接于所述第六反相器的输出端与第七反相器的输入端之间；所述第三电容的一端接入电源，另一端接于所述第七反相器的输出端与第八反相器的输入端之间；所述第四电容的一端接地，另一端接于所述第六反相器的输出端与第七反相器的输入端之间；所述第五电容的一端接地，另一端接于所述第七反相器的输出端与第八反相器的输入端之间。较佳地，所述2VTH电平检测电路包括第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管和第一电容；第一PMOS管的栅极接地，第一PMOS管的源极接电源，第一PMOS管的漏极分别与第二PMOS的栅极和第一NMOS的漏极连接；第二PMOS管的源极接电源，第二PMOS管的漏极与第二NMOS管的漏极连接；第一NMOS管的栅极与第一NMOS的漏极连接，第一NMOS管的源极接地；第二NMOS管的栅极接电源，第二NMOS管的源极接地；第一电容接于第一PMOS管的源极和漏极之间；第二PMOS管的漏极与第二NMOS管的漏极作为所述2VTH电平检测电路的输出端。本技术方案中，2VTH电平检测电路当电源电压小于VTHN+VTHP时输出的第一信号为低电平；当电源电压大于VTHN+VTHP时输出的第一信号为高电平。其中，所述第一电容能够提高电路在快速上电过程中的反应速度。较佳地，电源分压和迟滞比较电路包括：第一电阻、第二电阻、第三电阻、第四电阻、第三NMOS管、迟滞比较器、第二反相器和第三反相器；迟滞比较器的正输入端依次通过第三电阻和第四电阻接入电源，负输入端接入bandgap电压，所述迟滞比较器的输出端与所述第三反向器的输入端连接，所述第三反向器的输出端与所述第四反向器的输入端连接，第三反相器的输出端输出所述第二信号；第三NMOS管的栅极接于所述第二反相器的输出端和所述第三反相器的输入端之间，源极依次通过第一电阻和第二电阻与迟滞比较器的正输入端连接，漏极接入第一电阻和第二电阻之间。本技术方案中，当电源电压较低时，迟滞比较器正输入端的电源分压比bandgap电压低，迟滞比较器输出的第二信号为低电平，第三NMOS管开启，电源电压上升后使得比较器正输入端电压大于bandgap电压，迟滞比较器输出的第二信号为高电平，第三NMOS管关闭，迟滞比较器正输入端电压被抬高，其中迟滞比较器的迟滞电压等于第三电阻和第四电阻所在支路的电流乘以第一电阻的阻值。在符合本领域常识的基础上，上述各优选条件，可任意组合，本文档来自技高网...

【技术保护点】
一种上电复位电路，用于在芯片上电过程中产生复位信号，其特征在于，包括：2VTH电平检测电路、电源分压和迟滞比较电路、逻辑电路以及计数器；2VTH电平检测电路用于检测电源电压是否大于VTHN+VTHP，并输出用于表征检测结果的第一信号；电源分压和迟滞比较电路用于产生电源电压分压，比较电源电压分压是否大于所述芯片的bandgap电压，并输出用于表征比较结果的第二信号；逻辑电路用于接收所述第一信号和所述第二信号，并在所述电源电压大于VTHN+VTHP且所述电源电压分压大于所述bandgap电压时启动计数器开始计数，所述计数器还与时钟连接，延时第一时长后复位信号由低电平释放到高电平。

【技术特征摘要】
1.一种上电复位电路，用于在芯片上电过程中产生复位信号，其特征在于，包括：2VTH电平检测电路、电源分压和迟滞比较电路、逻辑电路以及计数器；2VTH电平检测电路用于检测电源电压是否大于VTHN+VTHP，并输出用于表征检测结果的第一信号；电源分压和迟滞比较电路用于产生电源电压分压，比较电源电压分压是否大于所述芯片的bandgap电压，并输出用于表征比较结果的第二信号；逻辑电路用于接收所述第一信号和所述第二信号，并在所述电源电压大于VTHN+VTHP且所述电源电压分压大于所述bandgap电压时启动计数器开始计数，所述计数器还与时钟连接，延时第一时长后复位信号由低电平释放到高电平。2.如权利要求1所述的上电复位电路，其特征在于，所述逻辑电路包括与门，所述上电复位电路还包括去毛刺电路；所述与门的两个输入端分别与所述2VTH电平检测电路的输出端和所述电源分压和迟滞比较电路的输出端连接，所述与门的输出端与所述去毛刺电路的输入端连接，所述去毛刺电路的输出端与所述计数器的输入端连接。3.如权利要求2所述的上电复位电路，其特征在于，所述上电复位电路还包括斯密特电路；所述斯密特电路的输入端与所述2VTH电平检测电路的输出端连接，所述斯密特电路的输出端与所述与门的一个输入端连接。4.如权利要求3所述的上电复位电路，其特征在于，所述斯密特电路包括第一斯密特触发器和第一反相器；所述第一斯密特触发器的输入端与所述2VTH电平检测电路的输出端连接，所述第一斯密特触发器的输出端与所述第一反相器的输入端连接，所述第一反相器的输出端与所述与门的输入端连接。5.如权利要求2所述的上电复位电路，其特征在于，所述去毛刺电路包括延时电路、RS触发器、与非门、或非门、第四反相器和第五反相器；所述与门的输出端输出第三信号，所述第三信号通过所述延时电路产生第四信号，所述第三信号和所述第四信号输入所述与非门的两个输入端以及所述或非门的两个输入端，所述与非门的输出端与所述第四反相器的输入端连接，所述第四反相器的输出端输出第五信号，所述或非门的输出端输出第六信号，所述第五信号和所述第六信号输入所述RS触发器的两个输入端，所述RS触发器的输出端与第五反相器的输入端连接，所述第五反相器的输出端与所述计数器的输入端连接。6.如权利要求5所...

【专利技术属性】
技术研发人员：常祥岭，李鹏，谢雪松，
申请(专利权)人：上海贝岭股份有限公司，
类型：发明
国别省市：上海,31