上电复位电路制造技术

本发明专利技术公开了一种上电复位电路，包括：第一NMOS管和第一PMOS管；第一NMOS管的源极接地，第一NMOS管的栅漏极以及第一PMOS管的栅极连接在一起且通过第一电流路径连接到电源电压；第一PMOS管的源极通过第二电流路径连接到电源电压；第一PMOS管的漏极通过第三电流路径接地；第一PMOS管的漏极输出复位信号；第三电流路径的导通电流小于第二电流路径的导通电流；翻转电压为第一NMOS管和第一PMOS管的栅源电压的和。本发明专利技术能节省面积、降低功耗，能实现工艺跟随。

【技术实现步骤摘要】

本专利技术涉及一种半导体集成电路，特别是涉及一种上电复位(Power On Reset，POR)电路。
技术介绍
如图1所示，是现有POR电路的示意图，电阻R101和R102对电源电压VDD分压并在节点NET100形成翻转电压(Vtrip)，翻转电压输入到NMOS管M101的栅极，NMOS管M101的漏极即节点NET101通过电阻R103接电源电压VDD，NMOS管M101的漏极还输出上电复位信号到反相器INV100的输入端，反相器INV100的输出端输出反相的复位信号RSTB。如图2所示，是现有上电复位电路的上下电时序图，在上下电过程中，电源电压VDD会逐渐上升，翻转电压即节点NET100的电压会随电源电压VDD的上升而上升，此时复位信号RSTB为0，当翻转电压的值达到NMOS管M101的阈值电压时，NMOS管M101开始导通，此时其导通电阻(Ron)与电阻R103分压，当上电复位信号即节点NET101的电压达到反相器INV100的阈值时复位信号RSTB翻转为1，上电复位过程完成，反之为下电过程。由图1所示可知，现有电路的翻转电压由电阻R101和R102对电源电压VDD分压得到，在集成电路中，电阻会占用较大的芯片面积，同时还有具有较大的功耗。另外，翻转电压通过和NMOS管M101的阈值电压比较来实现NMOS管M101导通和截止的控制，最后实现对上电复位信号的控制，由于在实际应用中NMOS管M101的阈值电压会随工艺变化，也即在半导体集成电路中NMOS管M101的阈值电压不会一成不变的，同一NMOS管M101会随着电压和温度的变化而变化，形成于同一晶圆片上的不同位置的NMOS管的阈值电压也会互相之间会有差别，而采用相同工艺形成于不同晶圆上的NMOS管的阈值电压之间也会有差别，由电阻分压形成的翻转电压无法跟随NMOS管的阈值电压随工艺变化，也即当NMOS管的阈值电压变化时，翻转电压无法同时同向变化。
技术实现思路
本专利技术所要解决的技术问题是提供一种上电复位电路，能节省面积、降低功耗，
还能实现工艺跟随。为解决上述技术问题，本专利技术提供的上电复位电路包括：第一NMOS管和第一PMOS管。所述第一NMOS管的源极接地，所述第一NMOS管的栅极和漏极以及所述第一PMOS管的栅极连接在一起且通过第一电流路径连接到电源电压。所述第一PMOS管的源极通过第二电流路径连接到电源电压。所述第一PMOS管的漏极通过第三电流路径接地；所述第一PMOS管的漏极输出复位信号。所述第三电流路径的导通电流小于所述第二电流路径的导通电流。所述第一PMOS管的源极到地之间的电压差为所述第一NMOS管的栅源电压和所述第一PMOS管的栅源电压的叠加，所述第一NMOS管的栅源电压和所述第一PMOS管的栅源电压的和形成翻转电压。在上下电过程中，所述第一电流路径和所述第三电流路径都导通，当所述电源电压小于所述翻转电压时，所述第二电流路径截止，所述第一PMOS管的漏极电压通过所述第三电流路径拉低从而使所述复位信号为低电平；当所述电源电压大于所述翻转电压时，所述第二电流路径导通，所述第三电流路径和所述第二电流路径的导通电流进行比较而使所述第一PMOS管的漏极电压拉升到电源电压的值并输出随电源电压变化的所述复位信号。进一步的改进是，还包括：电流产生电路，所述电流产生电路在上电时提供工作电流，所述第一电流路径、所述第二电流路径和所述第三电流路径的导通电流都通过所述电流产生电路提供的工作电流镜像得到。进一步的改进是，还包括：启动电路，用于在上电时为所述电流产生电路提供启动电流。进一步的改进是，所述电流产生电路包括：第二NMOS管、第三NMOS管、第二PMOS管、第三PMOS管和第一电阻。所述第二PMOS管的源极和所述第三PMOS管的源极连接电源电压。所述第二PMOS管的栅极和所述第三PMOS管的栅极连接在一起。所述第二PMOS管的漏极连接所述第二NMOS管的漏极。所述第三PMOS管的漏极连接所述第三NMOS管的漏极。所述第二NMOS管的栅极和所述第三NMOS管的栅极连接在一起。所述第二NMOS管的源极接地，所述第三NMOS管的源极通过所述第一电阻接地。所述电流产生电路的所述第三NMOS管所在路径的电流由所述第二NMOS管的栅源电压和所述第三NMOS管的栅源电压的差值除以所述第一电阻决定。进一步的改进是，启动电路，用于在上电时为所述电流产生电路提供启动电流。进一步的改进是，所述启动电路包括：第四NMOS管、第四PMOS管和第五PMOS管。所述第四PMOS管的源极和所述第五PMOS管的源极都连接所述电源电压。所述第四PMOS管的栅极连接所述第二PMOS管的栅极。所述第四PMOS管的漏极、所述第五PMOS管的栅极和所述第四NMOS管的栅极连接在一起。所述第四NMOS管的源极和漏极都接地。所述第五PMOS管的漏极连接所述第二NMOS管的漏极，在上下电过程中，所述第五PMOS管导通并提供启动电流到所述第二NMOS管的漏极；所述电流产生电路启动后，所述第四NMOS管组成的电容通过所述第四PMOS管的导通电流充电直至使所述第五PMOS管截止。进一步的改进是，所述第一电流路径由第六PMOS管组成，所述第六PMOS管的源极连接电源电压，所述第六PMOS管的栅极连接所述第三PMOS管的栅极，所述第六PMOS管的漏极输出所述第一电流路的导通电流。进一步的改进是，所述第六PMOS管和所述第三PMOS管的沟道的宽长比的比值为1:1。进一步的改进是，所述第二电流路径由第七PMOS管组成，所述第七PMOS管的源极连接电源电压，所述第七PMOS管的栅极连接所述第三PMOS管的栅极，所述第七PMOS管的漏极输出所述第二电流路的导通电流。进一步的改进是，所述第七PMOS管和所述第三PMOS管的沟道的宽长比的比值为N:1，N为大于等于2的整数。进一步的改进是，所述第三电流路径由第五NMOS管组成，所述第五NMOS管的源极接地，所述第五NMOS管的栅极连接所述第二NMOS管的栅极，所述第五NMOS管的
漏极输出所述第三电流路的导通电流。进一步的改进是，所述第五NMOS管和所述第二NMOS管的沟道的宽长比的比值为1:1。进一步的改进是，所述第一PMOS管的漏极和两个串联的反相器连接，所述第一PMOS管的漏极通过两个所述反相器的反相后输出所述复位信号。进一步的改进是，所述第一NMOS管由一个NMOS管组成或由多个NMOS管并联形成；所述第一PMOS管由一个PMOS管组成或由多个PMOS管并联形成。进一步的改进是，通过调节所述第一NMOS管的宽长比或个数或所述第一PMOS管的宽长比或个数调节所述翻转电压。本专利技术的翻转电压由NMOS管和PMOS管的栅源电压的叠加形成，相对于现有技术中采用电阻分压形成的结构，本专利技术能节省电路面积、提高集成度，同时还能降低功耗。另外，相对于现有结构翻转电压和所控制的NMOS管的阈值电压之间无法实现工艺跟随的情形，本专利技术的翻转电压为NMOS管和PMOS管的栅源电压的叠加，所以翻转电压能跟随NMOS管和PMOS管的阈值电压由于工艺偏差引起的不同而同向变化,从而实现翻转电压的工艺跟随；另外，由于本专利技术的翻转电压能通过NMOS管和PMOS管的宽长比或个数本文档来自技高网...

【技术保护点】
一种上电复位电路，其特征在于，包括：第一NMOS管和第一PMOS管；所述第一NMOS管的源极接地，所述第一NMOS管的栅极和漏极以及所述第一PMOS管的栅极连接在一起且通过第一电流路径连接到电源电压；所述第一PMOS管的源极通过第二电流路径连接到电源电压；所述第一PMOS管的漏极通过第三电流路径接地；所述第一PMOS管的漏极输出复位信号；所述第三电流路径的导通电流小于所述第二电流路径的导通电流；所述第一PMOS管的源极到地之间的电压差为所述第一NMOS管的栅源电压和所述第一PMOS管的栅源电压的叠加，所述第一NMOS管的栅源电压和所述第一PMOS管的栅源电压的和形成翻转电压；在上下电过程中，所述第一电流路径和所述第三电流路径都导通，当所述电源电压小于所述翻转电压时，所述第二电流路径截止，所述第一PMOS管的漏极电压通过所述第三电流路径拉低从而使所述复位信号为低电平；当所述电源电压大于所述翻转电压时，所述第二电流路径导通，所述第三电流路径和所述第二电流路径的导通电流进行比较而使所述第一PMOS管的漏极电压拉升到电源电压的值并输出随电源电压变化的所述复位信号。

【技术特征摘要】
1.一种上电复位电路，其特征在于，包括：第一NMOS管和第一PMOS管；所述第一NMOS管的源极接地，所述第一NMOS管的栅极和漏极以及所述第一PMOS管的栅极连接在一起且通过第一电流路径连接到电源电压；所述第一PMOS管的源极通过第二电流路径连接到电源电压；所述第一PMOS管的漏极通过第三电流路径接地；所述第一PMOS管的漏极输出复位信号；所述第三电流路径的导通电流小于所述第二电流路径的导通电流；所述第一PMOS管的源极到地之间的电压差为所述第一NMOS管的栅源电压和所述第一PMOS管的栅源电压的叠加，所述第一NMOS管的栅源电压和所述第一PMOS管的栅源电压的和形成翻转电压；在上下电过程中，所述第一电流路径和所述第三电流路径都导通，当所述电源电压小于所述翻转电压时，所述第二电流路径截止，所述第一PMOS管的漏极电压通过所述第三电流路径拉低从而使所述复位信号为低电平；当所述电源电压大于所述翻转电压时，所述第二电流路径导通，所述第三电流路径和所述第二电流路径的导通电流进行比较而使所述第一PMOS管的漏极电压拉升到电源电压的值并输出随电源电压变化的所述复位信号。2.如权利要求1所述的上电复位电路，其特征在于，还包括：电流产生电路，所述电流产生电路在上电时提供工作电流，所述第一电流路径、所述第二电流路径和所述第三电流路径的导通电流都通过所述电流产生电路提供的工作电流镜像得到。3.如权利要求1所述的上电复位电路，其特征在于，还包括：启动电路，用于在上电时为所述电流产生电路提供启动电流。4.如权利要求2所述的上电复位电路，其特征在于，所述电流产生电路包括：第二NMOS管、第三NMOS管、第二PMOS管、第三PMOS管和第一电阻；所述第二PMOS管的源极和所述第三PMOS管的源极连接电源电压；所述第二PMOS管的栅极和所述第三PMOS管的栅极连接在一起；所述第二PMOS管的漏极连接所述第二NMOS管的漏极；所述第三PMOS管的漏极连接所述第三NMOS管的漏极；所述第二NMOS管的栅极和所述第三NMOS管的栅极连接在一起；所述第二NMOS管的源极接地，所述第三NMOS管的源极通过所述第一电阻接地；所述电流产生电路的所述第三NMOS管所在路径的电流由所述第二NMOS管的栅源电压和所述第三NMOS管的栅源电压的差值除以所述第一电阻决定。5.如权利要求4所述的上电复位电路，其特征在于，还包括：启动电路，用于在上电时为所述电流产生电路提供启动电流。6.如权利要求6所述的上电复位电路，其特征在于，所述启动电路包括：第四N...

【专利技术属性】
技术研发人员：周宁，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海;31