基于高k栅介质的大面积二硫化钼场效应晶体管及其制备制造技术

本发明专利技术公开了基于高k栅介质的大面积二硫化钼场效应晶体管及其制备，该场效应晶体管包括依次层叠的Si衬底、薄膜表面粗糙度为0.21～0.65nm的HfO

【技术实现步骤摘要】
基于高k栅介质的大面积二硫化钼场效应晶体管及其制备
本专利技术属半导体器件制造
，具体涉及基于高k栅介质的大面积二硫化钼场效应晶体管及其制备。
技术介绍
基于硅的金属-氧化物-半导体场效应晶体管(MOSFET)被广泛应用于各种电子产品中。根据摩尔定律，芯片的集成度每18个月至2年提高一倍，即加工线宽缩小一半。硅材料的加工极限一般认为是10纳米线宽，利用尺寸不断减小的硅基半导体材料来延长摩尔定律的发展道路逐渐接近终点。随着集成电路技术按摩尔定律持续发展，集成度不断提高，晶体管特征尺寸不断缩小，硅材料逐渐接近其加工的极限。因此，随着硅基材料集成电路的发展受到物理尺寸限制，目前急需制造出超越硅基材料物理尺寸限制的、体积更小的、性能更加优异的场效应晶体管器件，来适应集成电路技术的发展，满足生产生活的需要。场效应晶体管的性能受到两个最重要因素的影响：一个是材料性质，它决定了器件性能的潜力；另一个就是栅介质材料，由于它与沟道材料直接接触，因此栅介质材料的性能会直接影响整个器件的性能。一方面，为了进一步提升器件的性能，必须采用新的具有高迁移率的半导体材料来取代传统的硅沟道层。近年来，二硫化钼(MoS2)作为二维层状过渡金属硫属化合物半导体材料的典型代表，由于其优异的电学、光学、机械等性能得到了越来越广泛的关注研究，其体材料的禁带宽度为1.2eV，而单层禁带宽度可达1.8eV，这使得MoS2在低静态功耗和高开关比器件上具有良好的应用前景。理论预测和实验结果均表明，MoS2具有很高的场效应载流子迁移率，正是由于其较高的电子传输性使发展MoS2基的晶体管和集成电路成为可能，并有可能取代硅基半导体材料成为新一代的主流半导体材料。如，中国专利技术专利申请201410546599.9公开了一种基于二硫化钼薄膜的PVDF基铁电场效应管的制备方法：采用机械剥离或化学气相沉积的方法在285±5nm的SiO2衬底上制备MoS2薄膜，在热氧化生长SiO2的Si衬底上制备MoS2薄膜，然后采用光刻、liftoff方法刻蚀出场效应管结构的源漏电极，再将聚偏氟乙烯基有机铁电聚合物薄膜转移至有源漏电极的MoS2薄膜上，经过退火处理，去除界面残留溶剂及保证薄膜具有良好结晶特性。最后再通过光刻、刻蚀方法制备金属栅电极从而制备完成MoS2铁电场效应晶体管器件。另一方面，高性能的场效应晶体管要求栅介质材料具有绝缘性能好、介电常数高、抗击穿能力强、热稳定性好等特点。随着集成电路的集成度不断提高，MOSFET的特征尺寸不断减小，相应的栅氧化层厚度也不断减小。如果仍采用传统的二氧化硅(SiO2)栅介质材料，由电子隧穿效应引起的栅极漏电流将随栅氧化层厚度的减小呈指数规律急剧增加，增加到难以接受的水平，由此引起的高功耗和可靠性问题越来越严峻，从而使器件无法正常工作；同时过薄的栅氧化层也不足以挡住栅介质衬底中杂质的散射，造成阈值电压漂移，影响器件性能。研究发现：二氧化铪作为栅极介电质材料因其具有良好的热稳定性、相对较高的介电常数、宽的带隙，以及与硅具有良好的化学稳定性等优越的性能，在保持电容密度不变的同时栅介质可以有较大的厚度，从而进一步缩小等效氧化层厚度，解决了二氧化硅因为接近物理厚度极限而产生的问题。因此，采用二氧化铪(HfO2)高介电常数介质作为新型栅介质获得了广泛的研究。基于以上的考虑，研究人员非常希望能够制备二氧化铪(HfO2)高介电常数介质作为栅介质的二硫化钼场效应晶体管。但是，目前来看，在实际应用中二氧化铪存在界面不佳的问题，而对该界面形成的基本认识仍然是不清晰并且有很多争论，所以尚无文献报道在二氧化铪表面上直接生长二硫化钼，现有技术中二氧化铪栅介质的场效应晶体管，多是将其它方法生长的石墨烯或MoS2转移到二氧化铪栅介质上，如中国专利申请201110388714.0公开了一种场效应晶体管及其制作方法，依次：在硅衬底上用原子层淀积方法形成一层HfO2层作为底栅介质层；采用微机械剥离制备MoS2，再将MoS2转移到具有HfO2层的硅衬底上；在源区和漏区制作源电极和漏电极；用原子层淀积方法形成一层HfO2层作为顶栅介质层。可见，在HfO2底栅介质层上的MoS2沟道，是通过机械剥离制备MoS2后转移到具有HfO2层的硅衬底上实现的。由于机械剥离方法制备的MoS2的尺寸小、产量低、可重复性差、且定位困难，所得到的样品厚度也不能控制，只能随机挑选，而且制备工艺耗时久，难以实现MoS2的大规模化生产和集成化加工。因此，基于高介电常数二氧化铪(HfO2)栅介质的二硫化钼场效应晶体管中，在HfO2栅介质上制备大面积、高质量二硫化钼，是目前的技术难点，也是实现二硫化钼大规模集成电路的最大挑战。
技术实现思路
为克服上述现有方法技术的不足，本专利技术的目的在于提供基于高k栅介质的大面积二硫化钼场效应晶体管及其制备，该基于高k栅介质的大面积二硫化钼场效应晶体管具有良好的背栅栅压调控特性，场效应迁移率较之之前文献中的背栅结构的单层MoS2-FET有显著的提升，且制备所得MoS2尺寸大、可重复性好、产量高、耗时短，可实现基于高k栅介质的大面积二硫化钼场效应晶体管的大规模制备和工业化生产。为达到上述目的，本专利技术采用如下技术方案：基于高k栅介质的二硫化钼场效应晶体管，包括依次层叠的Si衬底、HfO2栅介质层和二硫化钼导电沟道，以及在导电沟道上的金属源电极和金属漏电极，其中，所述HfO2栅介质层的薄膜表面粗糙度(即均方根粗糙度，RMS)为0.21～0.65nm；所述二硫化钼导电沟道为单层的二硫化钼三角片，其场效应厚度为0.7～1.0nm；所述的金属源电极为铬/金堆叠结构，所述的金属漏电极为铬/金堆叠结构。优选的技术方案中，所述Si衬底的厚度为625μm±25μm。优选的技术方案中，所述Si衬底为N型磷掺杂的单抛光硅衬底，(100)晶向，电阻率小于0.0015Ω.cm，厚度为625μm±25μm；优选的技术方案中，所述HfO2栅介质层的厚度为50～120nm，最优选为120nm。优选的技术方案中，HfO2栅介质层表面粗糙度为0.65nm，厚度为120nm。优选的技术方案中，所述的二硫化钼导电沟道的场效应厚度为1.0nm。优选的技术方案中，所述铬/金堆叠结构中，铬层厚度为5～20nm，金层厚度为40～80nm；最优选：铬层厚度为5nm，金层厚度为50nm。此外，本专利技术还提供了上述基于高k栅介质的二硫化钼场效应晶体管的制备方法，包括以下步骤：(1)依次使用丙酮、异丙醇、去离子水将Si衬底超声清洗各10～30分钟，再用氮气枪吹干备用；(2)在所述Si衬底上采用原子层沉积方法(ALD)的方式生长厚度可控的HfO2作为高介电常数栅介质层，HfO2栅介质层的薄膜表面粗糙度(即均方根粗糙度，RMS)为0.21～0.65nm：(3)利用常压化学气相沉积法(CVD)在前述的HfO2/Si上面直接生长单层的MoS2三角片导电沟道，其场效应厚度为0.7～1.0nm；(4)采用电子束曝光工艺和电子束蒸发的方式，在所述MoS2三角片导电沟道上制备金属源漏电极，所采用的金属为Cr/Au堆叠结构，得到基于高k栅介质的二硫化钼场效应晶体管器件。优选的技术方案中，所述Si衬底的厚度为625μm±25μm。优选的技术本文档来自技高网...

【技术保护点】
基于高k栅介质的二硫化钼场效应晶体管，其特征在于，包括依次层叠的Si衬底、HfO

【技术特征摘要】
1.基于高k栅介质的二硫化钼场效应晶体管，其特征在于，包括依次层叠的Si衬底、HfO2栅介质层和二硫化钼导电沟道，以及在导电沟道上的金属源电极和金属漏电极，其中，所述HfO2栅介质层的薄膜表面粗糙度为0.21～0.65nm；所述二硫化钼导电沟道为单层的二硫化钼三角片，其场效应厚度为0.7～1.0nm；所述的金属源电极为铬/金堆叠结构，所述的金属漏电极为铬/金堆叠结构。2.如权利要求1所述的基于高k栅介质的二硫化钼场效应晶体管，其特征在于，所述Si衬底的厚度为625μm±25μm。3.如权利要求1所述的基于高k栅介质的二硫化钼场效应晶体管，其特征在于，所述Si衬底为N型磷掺杂的单抛光硅衬底，(100)晶向，电阻率小于0.0015Ω.cm，厚度为625μm±25μm。4.如权利要求1所述的基于高k栅介质的二硫化钼场效应晶体管，其特征在于，所述HfO2栅介质层的厚度为50～120nm。5.如权利要求4所述的基于高k栅介质的二硫化钼场效应晶体管，其特征在于，所述HfO2栅介质层的厚度为120nm。6.如权利要求1所述的基于高k栅介质的二硫化钼场效应晶体管，其特征在于，所述HfO2栅介质层表面粗糙度为0.65nm，厚度为1...

【专利技术属性】
技术研发人员：张礼杰，赵梅，董幼青，邹超，黄少铭，
申请(专利权)人：温州大学，
类型：发明
国别省市：浙江,33