一种微纳米级晶片测试探头及制备方法技术

本发明专利技术涉及一种微纳米级晶片测试探头及制备方法，其中方法包括：使用主离子源轰击金属靶材在工件的衬底表面上形成金属层，所述金属层包括位于测试区内的测试圆点、位于引线区内的引出焊盘以及两者之间的连接线；使用主离子源轰击绝缘靶材在工件的测试圆点之外的区域上形成绝缘保护膜；使用主离子源轰击金属靶材在工件的测试圆点所在区域上形成测试圆柱；使用辅离子源轰击工件进行抛光打磨，打磨所述测试圆柱的平面圆周边沿倒角形成球面后，制成平面结构的微纳米级晶片测试探头。本发明专利技术制备出的探头测试间距为0.5～20μm，既可以检测普通晶片的四周引脚，又可以测试薄膜晶片表面的凸点，满足了微纳米级晶片测试的需求。

【技术实现步骤摘要】
一种微纳米级晶片测试探头及制备方法
本专利技术涉及电子
，尤其涉及一种微纳米级晶片测试探头及制备方法。
技术介绍
近年来电子数码产品外形越来越轻薄短小，功能越来越丰富强大，同时半导体芯片制造技术突飞猛进，已经进入32纳米以下领域，集成电路(IntegratedCircuit，IC)体积越来越小，引脚越来越多，晶圆(Wafer)制备、晶片或裸片(Die))封装和芯片(Chip)测试越来越精密复杂。如果能在晶片切割封装前对已经生成晶片阵列和划片槽的晶圆(衬底或基片)进行测试，发现晶片中的瑕疵品或报废品并进行标记，可以避免不良品造成后续封装成本的浪费。晶圆探针测试卡，简称探针卡(Probecard)，是晶圆测试中被测晶片和测试机之间的接口，主要用于晶圆分片封装前对晶片电学性能进行初步检测，筛选出不良晶片并进行标记，不再进行后续封装。探针卡的使用原理是将探针卡上的针头与晶片上的焊点(Pad)或凸点(Bump)直接接触，导出晶片讯号，再配合测试仪器与软件控制达到自动化检测晶圆。它对前期测试的开发及后期量产测试的成品率保证都非常重要，是晶圆制造过程中对制造成本影响相当大的重要制程。传统的探针卡主要分为环氧水平式探针卡(或悬臂式探针卡)、薄膜水平式探针卡、垂直式探针卡、刀片式探针卡等等，采用金属探针接触晶片焊点和电路板焊盘焊接引线的结构，探针以手工方式、根据晶片测试的区域，有序而紧密的安置在探针卡上。由于复杂的针套、针管、针头以及电路板的局限，通常测试的最小间距只能达到0.1～1毫米，大多只能测试晶片的四周引脚，无法对薄膜晶片表面的凸点进行检测，探针卡已面临测试极限和新的挑战，无法满足微纳米级晶片测试的需求。
技术实现思路
本专利技术要解决的技术问题是，针对现有探针卡的最小测试间距只能达到0.1～1毫米的缺陷，提供一种微纳米级晶片测试探头及制备方法，通过离子束溅射沉积技术制备微纳米级晶片测试探头。本专利技术第一方面，提供了一种微纳米级晶片测试探头的制备方法，包括：S1、利用图形化的第一光刻胶层作为掩膜，使用主离子源轰击金属靶材，产生的溅射粒子沉积在工件的衬底表面上形成金属层，所述金属层包括位于测试区内的测试圆点、位于引线区内的引出焊盘以及两者之间的连接线；S2、利用图形化的第二光刻胶层作为掩膜，使用主离子源轰击绝缘靶材，产生的溅射粒子沉积在工件的测试圆点之外的区域上形成绝缘保护膜；S3、利用图形化的第三光刻胶层作为掩膜，使用主离子源轰击金属靶材，产生的溅射粒子沉积在工件的测试圆点所在区域上形成测试圆柱；S4、使用辅离子源轰击工件进行抛光打磨，打磨所述测试圆柱的平面圆周边沿倒角形成球面后，制成平面结构的微纳米级晶片测试探头。在根据本专利技术所述的微纳米级晶片测试探头的制备方法中，所述方法还包括步骤：S5、将所述平面结构的微纳米级晶片测试探头折叠形成上方开口的矩形盒子，其中所述测试区位于所述矩形盒子的底面，所述引线区位于所述矩形盒子的侧面。在根据本专利技术所述的微纳米级晶片测试探头的制备方法中，所述平面结构的微纳米级晶片测试探头呈八边形。在根据本专利技术所述的微纳米级晶片测试探头的制备方法中，所述步骤S1中生成的测试圆点的间距为0.5～20μm。在根据本专利技术所述的微纳米级晶片测试探头的制备方法中，步骤S1中生成金属层的厚度为10nm～20nm，测试圆点的直径为50～100nm，引出焊盘的直径为400～600nm，连接线的宽度为40nm～60nm；所述步骤S3中形成的测试圆柱的高度为50～100nm。在根据本专利技术所述的微纳米级晶片测试探头的制备方法中，其特征在于，所述衬底由聚酰亚胺制成；和/或所述金属靶材为金靶材；和/或所述绝缘靶材为二氧化硅靶材。在根据本专利技术所述的微纳米级晶片测试探头的制备方法中，所述步骤S1～S3中主离子源的离子能量为200～600eV，束流为20～60mA；所述步骤S4中辅离子源的离子能量为100～400eV，束流为10～40mA，工件台沉积角度为45°，工件台转速为15rpm。本专利技术第二方面，提供了如上所述的微纳米级晶片测试探头的制备方法制得的微纳米级晶片测试探头，采用如上所述的微纳米级晶片测试探头的制备方法制得。本专利技术第三方面，提供了一种微纳米级晶片测试探头，一种微纳米级晶片测试探头，包括从下至上依次设置的衬底、金属层和绝缘保护层：所述金属层包括位于测试区内的测试圆点、位于测试区外的引出焊盘以及两者之间的连接线；所述测试圆点上设有突出于绝缘保护层表面的测试圆球。在根据本专利技术所述的微纳米级晶片测试探头中，所述微纳米级晶片测试探头的形状为上方开口的矩形盒子，其中所述测试区位于所述矩形盒子的底面，所述引线区位于所述矩形盒子的侧面。本专利技术的上述技术方案具有如下优点：本专利技术通过离子束反应溅射沉积技术制备出的探头的测试间距达到为0.5～20μm，既可以检测普通晶片的四周引脚，又可以测试薄膜晶片表面的凸点，满足了微纳米级晶片测试的需求。附图说明图1为根据本专利技术优选实施例使用的四靶台双离子源溅射沉积设备的结果示意图；图2a-2d为根据本专利技术优选实施例的微纳米级晶片测试探头的制备流程图；图3为根据本专利技术优选实施例的微纳米级晶片测试探头的平面结构示意图；图4a为根据本专利技术优选实施例的微纳米级晶片测试探头安装后的示意图；图4b为图4a中A处的放大示意图；图5为本专利技术测试的薄膜温度传感器晶片示意图。具体实施方式为使本专利技术实施例的目的、技术方案和优点更加清楚，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术的一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本专利技术保护的范围。本专利技术提供了一种微纳米级晶片测试探头的制备方法。可以结合四靶台双离子源溅射沉积(DIBSD)技术来制备。请参阅图1，为根据本专利技术优选实施例使用的四靶台双离子源溅射沉积设备的结果示意图。图2a-2d为根据本专利技术优选实施例的微纳米级晶片测试探头的制备流程图。图3为根据本专利技术优选实施例的微纳米级晶片测试探头的平面结构示意图。下面结合上述附图对本专利技术提供的微纳米级晶片测试探头的制备方法进行描述，该制备方法包括以下步骤：S1、利用图形化的第一光刻胶层作为掩膜，使用主离子源101轰击金属靶材103，产生的溅射粒子106沉积在工件109的衬底表面上形成金属层，该金属层包括位于测试区4内的测试圆点21、位于引线区5内的引出焊盘22以及两者之间的连接线23。本专利技术采用四靶台双离子源溅射沉积设备，在使用前先将金属靶材103和绝缘靶材104固定在靶台105的不同靶面上。该靶台105为可旋转靶台，其具有四个靶面，可同时安装4种靶材，通过自身的旋转将所需的靶材置于主离子源101的离子束102发射方向上。主离子源101和辅离子源107均使用99.99％的高纯度的氩气(Ar)作为工作气体。本专利技术采用的衬底1优选由聚酰亚胺(Polymide)制成。该步骤中先在衬底1上制备第一光刻胶层，衬底1的裸露部分即未被第一光刻胶层遮挡的部分的图形与待沉积的金属层图形一致。随后将衬底1固定在工件台110上作为待处理的工件109。关闭真空室112，采用先机械泵单机抽本文档来自技高网...

【技术保护点】
一种微纳米级晶片测试探头的制备方法，其特征在于，包括：S1、利用图形化的第一光刻胶层作为掩膜，使用主离子源轰击金属靶材，产生的溅射粒子沉积在工件的衬底表面上形成金属层，所述金属层包括位于测试区内的测试圆点、位于引线区内的引出焊盘以及两者之间的连接线；S2、利用图形化的第二光刻胶层作为掩膜，使用主离子源轰击绝缘靶材，产生的溅射粒子沉积在工件的测试圆点之外的区域上形成绝缘保护膜；S3、利用图形化的第三光刻胶层作为掩膜，使用主离子源轰击金属靶材，产生的溅射粒子沉积在工件的测试圆点所在区域上形成测试圆柱；S4、使用辅离子源轰击工件进行抛光打磨，打磨所述测试圆柱的平面圆周边沿倒角形成球面后，制成平面结构的微纳米级晶片测试探头。

【技术特征摘要】
1.一种微纳米级晶片测试探头的制备方法，其特征在于，包括：S1、利用图形化的第一光刻胶层作为掩膜，使用主离子源轰击金属靶材，产生的溅射粒子沉积在工件的衬底表面上形成金属层，所述金属层包括位于测试区内的测试圆点、位于引线区内的引出焊盘以及两者之间的连接线；S2、利用图形化的第二光刻胶层作为掩膜，使用主离子源轰击绝缘靶材，产生的溅射粒子沉积在工件的测试圆点之外的区域上形成绝缘保护膜；S3、利用图形化的第三光刻胶层作为掩膜，使用主离子源轰击金属靶材，产生的溅射粒子沉积在工件的测试圆点所在区域上形成测试圆柱；S4、使用辅离子源轰击工件进行抛光打磨，打磨所述测试圆柱的平面圆周边沿倒角形成球面后，制成平面结构的微纳米级晶片测试探头。2.根据权利要求1所述的微纳米级晶片测试探头的制备方法，其特征在于，所述方法还包括步骤：S5、将所述平面结构的微纳米级晶片测试探头折叠形成上方开口的矩形盒子，其中所述测试区位于所述矩形盒子的底面，所述引线区位于所述矩形盒子的侧面。3.根据权利要求2所述的微纳米级晶片测试探头的制备方法，其特征在于，所述平面结构的微纳米级晶片测试探头呈八边形。4.根据权利要求1-3中任一项所述的微纳米级晶片测试探头的制备方法，其特征在于，所述步骤S1中生成的测试圆点的间距为0.5～20μm。5.根据权利要求4所述的微纳米级晶片测试探头的制备方法，其特征在于，...

【专利技术属性】
技术研发人员：刁克明，
申请(专利权)人：北京埃德万斯离子束技术研究所股份有限公司，
类型：发明
国别省市：北京,11