半导体装置制造方法及图纸

本揭示揭露一种半导体装置。此半导体装置包含：鳍片结构，其在基板上；第一源极/漏极特征，其安置于鳍片结构上；第一导电层，其直接安置于第一源极/漏极区上；第一栅极，其安置于鳍片结构上方；第一间隔件，其包含沿第一栅极的第一侧安置的第一部分及沿第一栅极的第二侧安置的第二部分，其中第一间隔件的第一部分具有实质上与第一栅极的顶部表面共面的顶部表面，且第一间隔件的第二部分具有面向第一间隔件的第一部分的侧壁；以及第二导电层，其安置于第一导电层上方且实体上接触间隔件的第一部分的顶部表面、第一栅极的顶部表面及第一间隔件的第二部分的侧壁。

Semiconductor device

Disclosed herein is a semiconductor device. The semiconductor device includes a fin structure in the substrate; a first source / drain characteristics, its placement in the fin structure; the first conductive layer, which directly placed on the first source / drain region; a first gate, its placement in the fin structure above; a first spacer, second parts: the first part of the package the first side of the first gate along with the placement of the first gate and along the second side of the placement, the first portion of the first spacer has a top surface that is substantially coplanar with the top surface of the first gate, the second part and the first spacer is for the first part of the first side wall spacer; and a second conductive layer. The top surface of the first conductive layer is arranged at the top and the entity contact spacer at the top of the first part of the surface, the first gate and the second side portion of the first spacer wall.

【技术实现步骤摘要】
半导体装置
本揭示是关于一种半导体装置及其形成方法。
技术介绍
集成电路包含数个类型的组件，特定而言，晶体管。一种类型的晶体管为金属氧化物半导体场效晶体管(MetalOxideSemiconductorFieldEffectTransistor；MOSFET)。MOSFET装置包含在半导体基板的顶部上的栅极结构。接着，栅极结构的两侧经掺杂以形成源极区及漏极区。通道形成于在栅极之下的源极区与漏极区之间。基于施加至栅极的电压偏差，电流可经允许而流过通道或经抑制而不流过通道。在一些情形中，可使用鳍片结构来形成通道。鳍片结构自基板向外延伸且垂直于在基板及鳍片结构上形成的栅极结构延续。诸如源极区及漏极区的掺杂区形成于鳍片结构中且处于栅极结构的两侧上。为将晶体管连接至其他组件，导电触点连接至源极区或漏极区。在一些情形中，源极区或漏极区将连接至毗邻栅极结构。然而，由于鳍片结构的窄宽度，可能难以将触点定位于源极区或漏极区上以使得在触点与源极区或漏极区之间存在良好的电接触。因此，期望改良在此等情形中的触点。
技术实现思路
本揭示揭露一种半导体装置。此半导体装置包含：鳍片结构，其在基板上；第一源极/漏极特征，其安置于鳍片结构上；第一导电层，其直接安置于第一源极/漏极区上；第一栅极，其安置于鳍片结构上方；第一间隔件，其包含沿第一栅极的第一侧安置的第一部分及沿第一栅极的第二侧安置的第二部分，其中第一间隔件的第一部分具有实质上与第一栅极的顶部表面共面的顶部表面，且第一间隔件的第二部分具有面向第一间隔件的第一部分的侧壁；以及第二导电层，其安置于第一导电层上方且实体上接触间隔件的第一部分的顶部表面、第一栅极的顶部表面及第一间隔件的第二部分的侧壁。附图说明在结合附图阅读时依据以下详细描述最佳地理解本揭示的态样。应强调，根据工业中的标准常规，图中的各种特征并非按比例绘制。事实上，为论述清晰起见，可任意增加或减小各种特征的尺寸。图1绘示根据各种实施例的制造半导体装置的方法；图2A、2B、2C、2D、2E、2F、2G、2H、2I、2J、2K、2L、2M、2N、2O、2P、2Q、2R、2S、2T及2U绘示根据各种实施例的通过图1的方法制造的一半导体装置的剖视图；在阅读下文的详细描述时，熟悉此项技术者将更加明了上文简要描述的图式中所揭示的各种特征。其中各种特征中所绘示的特征在两个或两个以上图之间共用，出于描述清晰起见已使用相同识别符号。具体实施方式应理解，以下揭示内容提供用于实施本揭示的不同特征的诸多不同实施例及实施例。下文描述组件及配置的特定实施例以简化本揭示。当然，此等仅为实施例性且并非意欲为限制性。此外，随后的描述中的在第二特征上方或在第二特征上形成第一特征可包含其中第一特征及第二特征直接接触形成的实施例；且亦可包含其中额外特征可置于第一特征及第二特征之间而形成，以使得第一特征及第二特征可不直接接触的实施例。出于简单且清晰起见，图中的各种特征可以不同尺度任意绘制。图1是根据一或多个实施例中本揭示各种态样的制造包含一鳍片结构的半导体装置200的方法100流程图。参看图1且结合图2A、2B、2C、2D、2E、2F、2G、2H、2I、2J、2K、2L、2M、2N、2O、2P、2Q、2R、2S、2T及2U描述方法100。在一些实施例中，根据所揭示方法100制造的半导体装置200可为记忆体装置的元件(例如，静态随机存取记忆体(staticrandomaccessmemory；SRAM)单元)。举例而言，半导体装置200的鳍片结构可充当SRAM单元中的一上拉装置及/或一下拉装置的栅极特征/漏极特征/源极特征。应理解，可在方法100之前、期间及/或之后提供额外步骤，且对于方法100的额外实施例，可替换、消除及/或四处移动所描述步骤中的一些步骤。参看图1及图2A，方法100在操作102处开始，其提供具有掺杂区204的基板202。在一些实施例中，掺杂区204可为n-井及/或p-井。在以下论述中，掺杂区204可图示为n-井，而掺杂区204可包含p-井且仍保持在本揭示的范畴内。基板202是一半导体基板，诸如半导体晶圆。基板202可由诸如硅的半导体材料构成。在一些实施例中，诸如锗及/或III-V族化合物半导体材料的其他材料可用于基板202。在图2A的所示实施例中，n-井204是半导体基板202的一部分，此部分掺杂有诸如磷及砷的n-型掺杂剂。作为一实施例，一或多个p-型场效晶体管(pFET)欲形成于n-井204上方。在其中掺杂区204包含p-井的替代性实施例中，诸如当一或多个n-型场效晶体管(nFET)欲形成于p-井204上方时，p-井可替代地形成于其上。参看图1及图2B，方法100进行至操作104，其在基板202上形成鳍片结构206。一般而言，鳍片结构206是自基板202/n-井204延伸的一窄鳍片。在此方面，随着集成电路装置已持续按比例缩减，平均特征大小已变得越来越小。此处，鳍片结构206是具有约5纳米至约10纳米的宽度的窄鳍片。在一些实施例中，鳍片结构206由一绝缘结构(诸如图2B中所示的浅沟槽隔离(STI)结构205)环绕。STI结构205包含一或多个介电材料特征，其将鳍片结构206与其他鳍片结构及/或其他组件电绝缘。在一些实施例中，STI结构通过包含以下各项的一步骤形成：图案化基板以在其中形成沟槽；用一或多个介电材料填充沟槽；以及执行一抛光制程(诸如化学机械抛光或CMP)。鳍片结构206可以各种各样的方式形成。在一些实施例中，鳍片结构206可通过具有磊晶生长制程的步骤形成。为促进此等实施例，在基板中形成鳍片结构206；且在基板上磊晶生长一半导体材料，借此形成鳍片状主动区206。在一些其他实施例中，鳍片结构206通过包含蚀刻STI的一步骤形成。首先，在基板中形成STI结构205；且其后，施加蚀刻制程以选择性地蚀刻STI，由于STI经蚀刻制程后已被凹槽化，故可借此形成鳍片状主动区。参看图1及图2C，方法100进行至操作106，其中在鳍片结构206上形成虚设栅极207。虚设栅极207可由诸如多晶硅的一材料构成。在一些实施例中，在形成一金属栅极结构的同时，通常在金属栅极结构意欲所在之处形成一虚设栅极。使用虚设栅极，此乃因可通过各种制程(诸如，用于形成一稍后形成的掺杂区的退火制程)损坏金属栅极中所使用的金属材料及/或高k介电材料。因此，首先形成虚设栅极且接着形成一掺杂区(下文将描述且图示)。在形成掺杂区之后，可用金属栅极结构替换虚设栅极。现在参看图1及图2D，方法100进行至操作108，其中在虚设栅极207的两侧上形成间隔件208及210。在图2D的所示实施例中，间隔件208及210中的每一者皆可沿虚设栅极207的一侧壁自鳍片结构206延伸。可使用包含沉积及各向异性蚀刻的步骤来形成间隔件208及210。间隔件208及210包含一或多个介电材料。在本揭示的一特定实施例中，间隔件208及210由碳氮氧化硅(SiOCN)、氧化铝(AlO)及氮氧化铝(AlON)来形成。间隔件208及210经设计甚至在移除虚设栅极207之后仍保留在适当地方，下文将更详细地论述。参看图1及图2E，方法100进行至操作110，其形成一或多个掺杂区在鳍片结构260中且毗邻间隔件208本文档来自技高网...

【技术保护点】
一种半导体装置，其特征在于，所述半导体装置包括：一鳍片结构，其在一基板上；一第一源极/漏极特征，其安置于该鳍片结构上；一第一导电层，其直接安置于该第一源极/漏极特征上；一第一栅极，其安置于该鳍片结构上方；一第一间隔件，其包含沿该第一栅极的一第一侧安置的一第一部分及沿该第一栅极的一第二侧安置的一第二部分，其中该第一间隔件的该第一部分具有实质上与该第一栅极的一顶部表面共面的一顶部表面，且该第一间隔件的该第二部分具有面向该第一间隔件的该第一部分的一侧壁；以及一第二导电层，其安置于该第一导电层上方且实体上接触该间隔件的该第一部分的该顶部表面、该第一栅极的该顶部表面及该第一间隔件的该第二部分的该侧壁。

【技术特征摘要】
2015.11.16 US 14/941,8021.一种半导体装置，其特征在于，所述半导体装置包括：一鳍片结构，其在一基板上；一第一源极/漏极特征，其安置于该鳍片结构上；一第一导电层，其直接安置于该第一源极/漏极特征上；一第一栅极，其安置于该鳍片结构上方；一第一间隔件，其包含沿该第一栅极的一第一侧安...

【专利技术属性】
技术研发人员：吴伟豪，张家豪，王志豪，游家权，林義雄，林志昌，郭嘉豪，余科京，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71