IGBT器件及其制作方法技术

本发明专利技术提供了一种IGBT器件及其制作方法，包括：基底，所述基底包括本体层、位于所述本体层表面内的阱区和源区；位于所述基底正面的第一介质层以及位于所述第一介质层表面的栅极，所述栅极和所述本体层之间的第一介质层的厚度范围为1nm～100nm；位于所述栅极表面的第二介质层以及位于所述第二介质层和所述基底正面的发射极。由于栅极和本体层之间的第一介质层的厚度限定在1nm～100nm的范围内，因此，减小了栅极与基底背面集电极之间的密勒电容的间距，增大了密勒电容，进而降低了IGBT器件在开通和关断的过程中所承受的电压的变化率，提高了IGBT器件的抗闩锁能力。

IGBT device and manufacturing method thereof

The invention provides a IGBT device and manufacturing method thereof, including: a substrate, the substrate comprises a body layer, is located in the well region and the source region within the surface of the body layer; a first dielectric layer on the base of the front and at the gate of the first dielectric layer on the surface of the first dielectric layer between the gate and the body layer thickness is in the range of 1nm ~ 100nm; the second dielectric layer is located on the surface of the gate and is located on the second dielectric layer and the substrate positive emitter. Since the first dielectric layer between the gate and the body layer thickness is defined in the 1nm ~ 100nm range, therefore, reduces the capacitance between the gate and the basal spacing of Miller back to the collector, increases the Miller capacitance, thereby reducing the change of voltage IGBT devices subjected to in the process of opening and closing of the rate of increase the anti lock ability of IGBT devices.

【技术实现步骤摘要】
IGBT器件及其制作方法
本专利技术涉及半导体
，更具体地说，涉及一种IGBT器件及其制作方法。
技术介绍
IGBT(InsulatedGateBipolarTransistor，绝缘栅双极型晶体管)是由双极型三极管和绝缘栅型场效应管组成的复合全控型电压驱动式功率半导体器件。由于IGBT具有驱动功率小以及饱和压降低的优点，因此，IGBT作为一种新型的电力电子器件已经被广泛应用到各个领域。现有的IGBT器件的结构，以N型沟道为例，如图1所示，包括：N型轻掺杂(N-)的衬底101及其正面上的栅介质层104、栅极105；位于衬底101表面内的P型阱区102(一般为P型轻掺杂)，位于P型阱区102表面内的N型源区103；位于P型阱区102和N型源区103表面上的发射极106；位于N-衬底101背面的P型重掺杂漏区107，位于漏区107表面的集电极108。但是，上述IGBT器件的结构中会不可避免地存在寄生的晶闸管109，使得IGBT器件在开通和关断的过程中所承受的电压在短时间内快速升降，即使得电压具有很高的变化率。当电压的变化率足够大时，就可能会触发寄生的晶闸管，使得IGBT器件不再受栅极的控制，引发闩锁效应，进而导致IGBT器件出现击穿和烧毁等问题。
技术实现思路
有鉴于此，本专利技术提供了一种IGBT器件及其制作方法，以提高IGBT器件的抗闩锁能力，解决由于闩锁效应而导致的IGBT器件击穿和烧毁等问题。为实现上述目的，本专利技术提供如下技术方案：一种IGBT器件，包括：基底，所述基底包括本体层、位于所述本体层表面内的阱区和源区；位于所述基底正面的第一介质层以及位于所述第一介质层表面的栅极，所述栅极和所述本体层之间的第一介质层的厚度范围为1nm～100nm；位于所述栅极表面的第二介质层以及位于所述第二介质层和所述基底正面的发射极。优选的，所述栅极与所述本体层重叠区域的长度范围为5nm～95nm。优选的，所述IGBT器件还包括：位于所述阱区内的掺杂区，所述掺杂区的横向宽度小于所述阱区的横向宽度，所述掺杂区的深度大于所述阱区的深度，且所述掺杂区的掺杂浓度大于所述阱区的掺杂浓度。优选的，所述IGBT器件还包括：位于所述基底背面的集电区和集电极。一种IGBT器件的制作方法，包括：提供基底，所述基底包括本体层、位于所述本体层表面内的阱区和源区；在所述基底的正面形成第一介质层和栅极，所述栅极和所述本体层之间的第一介质层的厚度范围为1nm～100nm；在所述栅极表面形成第二介质层和发射极。优选的，所述栅极与所述本体层重叠区域的长度范围为5nm～95nm。优选的，在形成所述第一介质层之前，还包括：在所述阱区内形成掺杂区，其中，所述掺杂区的横向宽度小于所述阱区的横向宽度，所述掺杂区的深度大于所述阱区的深度，且所述掺杂区的掺杂浓度大于所述阱区的掺杂浓度。优选的，还包括：在所述基底背面形成集电区和集电极。与现有技术相比，本专利技术所提供的技术方案具有以下优点：本专利技术所提供的IGBT器件及其制作方法，将栅极和本体层之间的第一介质层的厚度限定在1nm～100nm的范围内，来减小栅极与基底背面集电极之间的密勒电容的间距，增大密勒电容，进而降低IGBT器件在开通和关断的过程中所承受的电压的变化率，以提高IGBT器件的抗闩锁能力，避免引发闩锁效应。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。图1为现有的IGBT器件的结构示意图；图2为本专利技术的一个实施例提供的IGBT器件的结构示意图；图3为本专利技术的另一个实施例提供的IGBT器件的结构示意图；图4为本专利技术的又一个实施例提供的IGBT器件的制作方法流程图。具体实施方式正如
技术介绍
所述，IGBT器件的结构中会不可避免地存在寄生的晶闸管，使得IGBT器件在开通和关断的过程中所承受的电压在短时间内快速升降，即使得电压具有很高的变化率。当电压的变化率足够大时，就可能会触发寄生的晶闸管，使得IGBT器件不再受栅极的控制，引发闩锁效应，进而导致IGBT器件出现击穿和烧毁等问题。基于此，本专利技术提供了一种IGBT器件及其制作方法，以克服现有技术存在的上述问题，包括：基底，所述基底包括本体层、位于所述本体层表面内的阱区和源区；位于所述基底正面的第一介质层和以及位于所述第一介质层表面的栅极，所述栅极和所述本体层之间的第一介质层的厚度范围为1nm～100nm；位于所述栅极表面的第二介质层以及位于所述第二介质层和所述基底正面的发射极。本专利技术所提供的IGBT器件及其制作方法，将栅极和本体层之间的第一介质层的厚度限定在1nm～100nm的范围内，来减小栅极与基底背面集电极之间的密勒电容的间距，增大密勒电容，进而降低IGBT器件在开通和关断的过程中所承受的电压的变化率，以提高IGBT器件的抗闩锁能力，避免引发闩锁效应。以上是本专利技术的核心思想，为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合附图对本专利技术的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本专利技术，但是本专利技术还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本专利技术内涵的情况下做类似推广，因此本专利技术不受下面公开的具体实施例的限制。其次，本专利技术结合示意图进行详细描述，在详述本专利技术实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本专利技术保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。本专利技术的一个实施例提供了一种IGBT器件，如图2所示，该IGBT器件包括基底20，所述基底20包括本体层201、位于所述本体层201表面内的阱区202和源区203；位于所述基底20正面的第一介质层30和以及位于所述第一介质层30表面的栅极40；位于所述栅极40表面的第二介质层50以及位于所述第二介质层50和所述基底20正面的发射极60、位于所述基底20背面的集电区70和集电极80，其中，发射极60覆盖在阱区202和源区203的表面，将阱区202和源区203短路，以实现对寄生晶闸管的抑制。本实施例中，以N型沟道为例，本体层201为N型轻掺杂，阱区202为P型阱区，该P型阱区一般为P型轻掺杂，源区203为N型重掺杂。其中，栅极40和本体层201之间的第一介质层30的厚度D范围为1nm～100nm，栅极40与本体层201重叠区域的长度L范围为5nm～95nm。本实施例提供的IGBT器件，将栅极和本体层之间的第一介质层的厚度限定在1nm～100nm的范围内，将栅极与本体层重叠区域的长度L范围限定在5nm～95nm的范围内，与现有技术相比，栅极与基底背面集电极之间的密勒电容的间距减小、面积增大，从而增大了密勒电容，降低了IGBT器件在开通和关断的过程中所承受的电压的变化率，提高了IGBT器件的抗闩锁能力，避免了闩锁效应导致IGBT器件出现击穿和烧毁等问题。本专利技术的另一个实施例提供了一种IGBT器件，如图3所示，与上述实施例相比，本实施例的IGBT器件还本文档来自技高网...

【技术保护点】
一种IGBT器件，其特征在于，包括：基底，所述基底包括本体层、位于所述本体层表面内的阱区和源区；位于所述基底正面的第一介质层以及位于所述第一介质层表面的栅极，所述栅极和所述本体层之间的第一介质层的厚度范围为1nm～100nm；位于所述栅极表面的第二介质层以及位于所述第二介质层和所述基底正面的发射极。

【技术特征摘要】
1.一种IGBT器件，其特征在于，包括：基底，所述基底包括本体层、位于所述本体层表面内的阱区和源区；位于所述基底正面的第一介质层以及位于所述第一介质层表面的栅极，所述栅极和所述本体层之间的第一介质层的厚度范围为1nm～100nm；位于所述栅极表面的第二介质层以及位于所述第二介质层和所述基底正面的发射极。2.根据权利要求1所述的IGBT器件，其特征在于，所述栅极与所述本体层重叠区域的长度范围为5nm～95nm。3.根据权利要求2所述的IGBT器件，其特征在于，所述IGBT器件还包括：位于所述阱区内的掺杂区，所述掺杂区的横向宽度小于所述阱区的横向宽度，所述掺杂区的深度大于所述阱区的深度，且所述掺杂区的掺杂浓度大于所述阱区的掺杂浓度。4.根据权利要求2或3所述的IGBT器件，其特征在于，所述IGBT器件还包括...

【专利技术属性】
技术研发人员：滕渊，朱阳军，卢烁今，田晓丽，
申请(专利权)人：上海联星电子有限公司，江苏中科君芯科技有限公司，
类型：发明
国别省市：上海,31