一种高可靠性的SOI-LIGBT制造技术

本发明专利技术属于功率半导体技术领域，具体涉及一种高可靠性的SOI‑LIGBT。本发明专利技术相比于传统的LIGBT，在P+集电区附近引入一个N+集电区和多晶硅电阻区，又在发射极端引入槽形发射电极。新器件可实现如MOSFET的耐压机理，其耐压值大小不随P+集电区掺杂浓度的变化而变化，可在较短的漂移区内实现较高耐压。新器件在开启时，槽形发射电极使空穴电流聚集在N+发射区底部效应减弱，空穴电流分布更均匀，有效增强新器件抗闩锁效应和短路能力。本发明专利技术的有益效果为，相对于传统LIGBT，本发明专利技术有高速度、低关断损耗的优良性能，同时具有大的FBSOA和SCSOA。

A high reliability SOI LIGBT

The invention belongs to the field of power semiconductor technology, in particular to a high reliability SOI LIGBT. Compared with the traditional LIGBT, the invention introduces a N+ collector region and a polysilicon resistor region near the collector region of P+, and introduces a trench shaped emission electrode at the emitter extreme. The new device can realize the compression mechanism, such as MOSFET, whose voltage resistance value does not change with the doping concentration of the P+ collector region, and can achieve higher voltage resistance in a shorter drift region. When the new device is turned on, the slot emitter electrode causes hole current to be concentrated at the bottom of the N+ emitter region, and the hole current distribution is more uniform, thus effectively enhancing the latch up effect and short circuit capability of the new device. The invention has the advantages that compared with the traditional LIGBT, the invention has excellent performance of high speed and low turn off loss, and has large FBSOA and SCSOA simultaneously.

【技术实现步骤摘要】
一种高可靠性的SOI-LIGBT
本专利技术属于功率半导体
，涉及一种高可靠性的SOI-LIGBT(LateralInsulatedGateBipolarTransistor，横向绝缘栅双极型晶体管)。
技术介绍
电力电子器件在电能的控制和转换上起着巨大的作用，而IGBT(Insulator-Gate-Bipolar-Transistor)作为电力电子器件的典型代表，其既具有MOSFET高输入阻抗和驱动简单的优点，电导调制效应又使其具有BJT(Bipolar-Junction-Transistor)器件低导通压降和高电流密度的优势，这些促使IGBT兼具有高压和大电流等优点，在轨道交通、智能电网、家用电器以及基站等众多领域独居优势。横向IGBT(LIGBT)便于集成，且SOI技术具有泄漏电流小，便于隔离等优势，因此，SOILIGBT是单片功率集成芯片的核心元器件。IGBT的击穿可看作为开基区PNP三极管击穿，由于其对泄漏电流的放大作用，此类击穿相比于一般PN结击穿，其击穿电压较小。因此，相比于相同耐压级别的MOSFET，IGBT漂移区较长，长漂移区意味着IGBT存储更多载流子，不利于IGBT关断。耐压大小和关断速度是IGBT/LIGBT一对急需解决的矛盾。LIGBT开启时，空穴电流横向通过漂移区和阱区，流经P+体接触区从发射极流出。由于LIGBT低电位位于表面，空穴电流被P+体接触区收集时，会在N+发射区底部和侧面聚集，造成N+发射区底部和发射极具有较大电势差，触发寄生NPN三极管开启，从而引起闩锁效应，导致LIGBT的FBSOA(Forward-BiasedSafeOperationarea)和SCSOA(Short-CircuitSafeOperationarea)变小。
技术实现思路
本专利技术的目的，就是针对上述问题，提出一种高可靠性的SOI-LIGBT。本专利技术的技术方案是：一种高可靠性的SOI-LIGBT，包括自下而上依次层叠设置的P衬底1、埋氧层2和顶部半导体层；所述的顶部半导体层包括N漂移区3、位于N漂移区3一侧的发射极结构和栅极结构、以及位于N漂移区3另一侧的集电极结构；所述的发射极结构包括P阱区4、N+发射区5和P+体接触区6，其中P阱区4和P+体接触区6相互接触且并列设置在埋氧层2上表面，P阱区4与N漂移区3接触，N+发射区5位于P阱区4上层且与P+体接触区6接触，N+发射区5和P+体接触区6的共同引出端为金属发射极；其特征在于，所述发射极为槽形结构，P+体接触区6与埋氧层2接触；所述的栅极结构包括栅氧化层7和覆盖在栅氧化层7上的栅多晶硅8，栅氧化层7位于P阱区4之上且两端分别与N+发射区5和N漂移区3有部分交叠，栅多晶硅8的引出端为栅电极；所述的集电极结构包括N缓冲区9、位于N缓冲区9上层的N+集电区10和P+集电区11，以及位于顶部半导体层之上的绝缘层12和多晶硅电阻区13，所述N+集电区10位于远离发射极结构一侧，N缓冲区9与多晶硅电阻区13通过绝缘层12电气隔离开；所述的多晶硅电阻区13一侧与N+集电区10电气连接，另一侧和P+集电区11的共同引出端为金属集电极。进一步的，所述金属发射极靠近漂移区一侧和底部均与P+体接触区6接触。进一步的，所述的金属发射极靠近漂移区一侧与P+体接触区6接触，其底部与埋氧层2接触。进一步的，所述的金属发射极通过一个短路槽与P+体接触区6电气连接；所述的短路槽包括短路多晶硅14和短路绝缘层15，短路槽底部和靠近漂移区一侧分别与P+体接触区6和P阱区4接触，短路多晶硅14两侧通过短路绝缘层15与顶部半导体层隔离开。本专利技术的有益效果为，相对于传统的LIGBT，本专利技术实现高速、低功耗，兼具大FBSOA和SCSOA的优良性能。附图说明图1为本专利技术提出的实施例1元胞结构示意图；图2为本专利技术提出的实施例2元胞结构示意图；图3为本专利技术提出的实施例3元胞结构示意图。具体实施方式下面结合附图和实施例，详细描述本专利技术的技术方案：实施例1如图1所示，本例包括自下而上依次层叠设置的P衬底1、埋氧层2和顶部半导体层；所述的顶部半导体层包括N漂移区3、位于N漂移区3一侧的发射极结构和栅极结构、以及位于N漂移区3另一侧的集电极结构；所述的发射极结构包括P阱区4、N+发射区5和P+体接触区6，其中P阱区4和P+体接触区6相互接触且并列设置在埋氧层2上表面，P阱区4与N漂移区3接触，N+发射区5位于P阱区4上层且与P+体接触区6接触，N+发射区5和P+体接触区6的共同引出端为金属发射极；所述的栅极结构包括栅氧化层7和覆盖在栅氧化层7上的栅多晶硅8，栅氧化层7位于P阱区4之上且两端分别与N+发射区5和N漂移区3有部分交叠，栅多晶硅8的引出端为栅电极；所述的集电极结构包括N缓冲区9、位于N缓冲区9上层的N+集电区10和P+集电区11，以及位于顶部半导体层之上的绝缘层12和多晶硅电阻区13，所述N+集电区10位于远离发射极结构一侧，N缓冲区9与多晶硅电阻区13通过绝缘层12电气隔离开；所述的多晶硅电阻区13一侧与N+集电区10电气连接，另一侧和P+集电区11的共同引出端为金属集电极；本例中金属发射极靠近漂移区一侧和底部均与P+体接触区6接触。本例的工作原理为：新器件在处于耐压状态时，由于只有较小的电子泄漏电流流过多晶硅电阻，多晶硅电阻上的压降不足以使P+集电区/N缓冲区二极管导通，使P+集电区不起作用。多晶硅电阻上电压降较小，相当于集电极电压直接加在N缓冲区上，类似于MOSFET耐压。新器件P+集电区被屏蔽，开基区三极管耐压转换为一般的PN结耐压，耐压能力更强。新器件在开启时，空穴电流直接横向流过P阱区被P+体接触区收集，而不用如传统的LIGBT被表面的P+体接触收集，空穴电流聚集在N+发射区底部效应减弱，新器件抗闩锁能力更强，短路可持续时间更长。实施例2如图2所示，本例与实施例1的区别在于，金属发射极靠近漂移区一侧与P+体接触区6接触，其底部与埋氧层2接触。实施例3如图3所示，本例与实施例1的区别在于，金属发射极通过一个短路槽与P+体接触区6电气连接；所述的短路槽包括短路多晶硅14和短路绝缘层15，短路槽底部和靠近漂移区一侧分别与P+体接触区6和P阱区4接触，短路多晶硅14两侧通过短路绝缘层15与顶部半导体层隔离开。与实施例1和2相比，本例具有更好的抗闩锁和短路能力。本文档来自技高网...

【技术保护点】
一种高可靠性的SOI‑LIGBT，包括自下而上依次层叠设置的P衬底(1)、埋氧层(2)和顶部半导体层；所述的顶部半导体层包括N漂移区(3)、位于N漂移区(3)一侧的发射极结构和栅极结构、以及位于N漂移区(3)另一侧的集电极结构；所述的发射极结构包括P阱区(4)、N+发射区(5)和P+体接触区(6)，其中P阱区(4)和P+体接触区(6)相互接触且并列设置在埋氧层(2)上表面，P阱区(4)与N漂移区(3)接触，N+发射区(5)位于P阱区(4)上层且与P+体接触区(6)接触，N+发射区(5)和P+体接触区(6)的共同引出端为发射极；其特征在于，所述发射极为槽形结构，P+体接触区(6)与埋氧层(2)接触；所述的栅极结构包括栅氧化层(7)和覆盖在栅氧化层(7)上的栅多晶硅(8)，栅氧化层(7)位于P阱区(4)之上且两端分别与N+发射区(5)和N漂移区(3)有部分交叠，栅多晶硅(8)的引出端为栅电极；所述的集电极结构包括N缓冲区(9)、位于N缓冲区(9)上层的N+集电区(10)和P+集电区(11)，以及位于顶部半导体层之上的绝缘层(12)和多晶硅电阻区(13)，所述N+集电区(10)和P+集电区(11)之间有间距，N+集电区(10)位于远离发射极结构一侧，N缓冲区(9)与多晶硅电阻区(13)通过绝缘层(12)电气隔离开；所述的多晶硅电阻区(13)一侧与N+集电区(10)电气连接，另一侧和P+集电区(11)的共同引出端为集电极。...

【技术特征摘要】
1.一种高可靠性的SOI-LIGBT，包括自下而上依次层叠设置的P衬底(1)、埋氧层(2)和顶部半导体层；所述的顶部半导体层包括N漂移区(3)、位于N漂移区(3)一侧的发射极结构和栅极结构、以及位于N漂移区(3)另一侧的集电极结构；所述的发射极结构包括P阱区(4)、N+发射区(5)和P+体接触区(6)，其中P阱区(4)和P+体接触区(6)相互接触且并列设置在埋氧层(2)上表面，P阱区(4)与N漂移区(3)接触，N+发射区(5)位于P阱区(4)上层且与P+体接触区(6)接触，N+发射区(5)和P+体接触区(6)的共同引出端为发射极；其特征在于，所述发射极为槽形结构，P+体接触区(6)与埋氧层(2)接触；所述的栅极结构包括栅氧化层(7)和覆盖在栅氧化层(7)上的栅多晶硅(8)，栅氧化层(7)位于P阱区(4)之上且两端分别与N+发射区(5)和N漂移区(3)有部分交叠，栅多晶硅(8)的引出端为栅电极；所述的集电极结构包括N缓冲区(9)、位于N缓冲区(9)上层的N+集电区(10)和P+集电区(11)，以及位于顶部半导...

【专利技术属性】
技术研发人员：罗小蓉，黄琳华，邓高强，周坤，魏杰，孙涛，刘庆，张波，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川,51