GOA电路制造技术

本发明专利技术涉及一种GOA电路。本发明专利技术的GOA电路包括级联的多个GOA电路单元，其中，设n为大于0的自然数，第n级GOA电路单元包括：第一薄膜晶体管(T1)，第二薄膜晶体管(T2)，第三薄膜晶体管(T3)，第四薄膜晶体管(T4)，第五薄膜晶体管(T5)，第六薄膜晶体管(T6)，第七薄膜晶体管(T7)，第八薄膜晶体管(T8)，第九薄膜晶体管(T9)，第十薄膜晶体管(T10)，第一电容(C1)及第二电容(C2)，还在现有的GOA电路的基础上引入两个控制信号(Select1、Select2)。本发明专利技术提出了一种新的GOA电路，该电路具有MLG功能，可以有效的降低馈通，改善面内Vcom均一性，提高画面显示的品质。

GOA circuit

The invention relates to a GOA circuit. The GOA includes a plurality of GOA circuit unit, cascade circuit of the present invention wherein n is a natural number more than 0, the n GOA circuit unit comprises a first thin film transistor (T1), second (T2) thin film transistor, a third thin film transistor (T3), fourth (T4) thin film transistor, a fifth thin film transistor (T5), sixth (T6) thin film transistor, a seventh thin film transistor (T7), eighth (T8) thin film transistor, a ninth thin film transistor (T9), tenth (T10) thin film transistor, a first capacitor and two capacitor (C1) (C2), based on the existing GOA circuit also introduced two control signals (Select1, Select2). The invention provides a new GOA circuit, which has the function of MLG, can effectively reduce the feedthrough, improve the uniformity of the in-plane Vcom, and improve the quality of the display of the picture.

【技术实现步骤摘要】
GOA电路
本专利技术涉及液晶显示器领域，尤其涉及一种GOA电路。
技术介绍
阵列基板行驱动(GateDriverOnArray，简称GOA)技术是利用现有薄膜晶体管液晶显示器阵列(Array)制程将栅极(Gate)行扫描驱动信号电路制作在阵列基板上，实现对栅极逐行扫描的驱动方式的一项技术。参见图1，其为现有的GOA电路示意图。现有的GOA电路包括级联的多个GOA电路单元，其中输出第n级水平扫描信号的第n级GOA电路单元包括：薄膜晶体管T1，其栅极连接第n-2级GOA电路单元的信号输出点Gn-2，源极和漏极分别连接节点Hn和输入正向扫描控制信号U2D；薄膜晶体管T2，其栅极连接节点Qn，源极和漏极分别连接第n级GOA电路单元的信号输出点Gn和输入时钟信号CKV2；薄膜晶体管T3，其栅极连接第n+2级GOA电路单元的信号输出点Gn+2，源极和漏极分别连接节点Hn和输入反向扫描控制信号D2U；薄膜晶体管T4，其栅极连接节点Pn，源极和漏极分别连接信号输出点Gn和恒压低电位VGL；薄膜晶体管T5，其栅极连接恒压高电位VGH，源极和漏极分别连接节点Hn和节点Qn；薄膜晶体管T6，其栅极连接节点Pn，源极和漏极分别连接节点Hn和恒压低电位VGL；薄膜晶体管T7，其栅极连接节点Hn，源极和漏极分别连接节点Pn和恒压低电位VGL；薄膜晶体管T8，其栅极输入时钟信号CKV4，源极和漏极分别连接节点Pn和恒压高电位VGH；电容C1，其两端分别连接节点Qn和信号输出点Gn；电容C2，其两端分别连接节点Pn和恒压低电位VGL。节点Qn为用于控制栅极驱动信号输出的点；节点Pn为用于维持Qn点及Gn点低电平的稳定点。图1以对应于Gn级输出的第n级GOA电路单元为例绘示GOA电路单元的结构，相邻的对应于Gn+1级输出的第n+1级GOA电路单元结构与图1所示相同，仅是在工作时采用不同的时钟信号，在此不再赘述第n+1级GOA电路单元的结构。参见图2，其为图1的GOA电路正向扫描时序示意图，现结合图1，对电路的具体工作过程(正向扫描)介绍如下：以Gn级输出为例；正向扫描时：U2D为高电平，D2U为低电平；阶段1，预充电：Gn-2与U2D同时为高电平，T1导通，Hn点被预充电。当Hn点为高电平时，T5处于导通状态，Qn点被预充电。当Hn点为高电平时，T7处于导通状态，Pn点被拉低；阶段2，Gn输出高电平：在阶段1中，Qn点被预充电，C1对电荷具有一定的保持作用，T2处于导通状态，CKV2的高电平输出到Gn端；阶段3，Gn输出低电平：C1对Qn点的高电平具有保持作用，而此时CKV2的低电平将Gn点拉低；阶段4，Qn点拉低到VGL：当Gn+2为高电平，此时D2U为低电平，T3处于导通的状态，那么Qn点被拉低到VGL；阶段5，Qn点及Gn点低电平维持阶段：当Qn点变为低电平后，T7处于截止状态，当CKV4跳变为高电平时T8导通，Pn点被充电，那么T4和T6均处于导通的状态，可以保证Qn点及Gn点低电平的稳定，同时C2对Pn点的高电平具有一定的保持作用。对于对应于Gn+1级输出的第n+1级GOA电路单元，所使用的时钟信号为CKV1和CKV3，工作过程可结合图2得出。参见图3，其为图1的GOA电路反向扫描时序示意图，现结合图1，对电路的具体工作过程(反向扫描)介绍如下：以Gn级输出为例；反向扫描时：D2U为高电平，U2D为低电平；阶段1，预充电：Gn+2与D2U同时为高电平，T3导通，Hn点被预充电。当Hn点为高电平时，T5处于导通状态，Qn点被预充电。当Hn点为高电平时，T7处于导通状态，Pn点被拉低；阶段2，Gn输出高电平：在阶段1中，Qn点被预充电，C1对电荷具有一定的保持作用，T2处于导通状态，CKV2的高电平输出到Gn端；阶段3，Gn输出低电平：C1对Qn点的高电平具有保持作用，而此时CKV2的低电平将Gn点拉低；阶段4，Qn点拉低到VGL：当Gn-2为高电平，此时U2D为低电平，T1处于导通的状态，那么Qn点被拉低到VGL；阶段5，Qn点及Gn点低电平维持阶段：当Qn点变为低电平后，T7处于截止状态，当CKV4跳变为高电平时T8导通，Pn点被充电，那么T4和T6均处于导通的状态，可以保证Qn点及Gn点低电平的稳定，同时C2对Pn点的高电平具有一定的保持作用。对于对应于Gn+1级输出的第n+1级GOA电路单元，所使用的时钟信号为CKV1和CKV3，工作过程可结合图3得出。现有的GOA电路Gn的输出的高低电平分别为VGH和VGL且为两阶驱动，这种栅极驱动方式的对应的馈通(FeedThrough)电压较大，进而造成面板不同区域对应的最佳化公共电压(Vcom)不一致，也就是说两阶驱动容易造成面板的Vcom的均一性较差，影响显示的品质。
技术实现思路
本专利技术的目的在于提供一种新的GOA电路，该电路可以实现多级栅极(MLG)功能。为实现上述目的，本专利技术提供了一种GOA电路，包括级联的多个GOA电路单元，其中，设n为大于0的自然数，第n级GOA电路单元包括：第一薄膜晶体管，其源极和漏极分别连接第一节点和输入正向扫描控制信号，当第n级非为首端两级时，其栅极连接第n-2级GOA电路单元的信号输出点，否则其栅极输入第一启动信号；第三薄膜晶体管，其源极和漏极分别连接第一节点和输入反向扫描控制信号，当第n级非为末端两级时，其栅极连接第n+2级GOA电路单元的信号输出点，否则其栅极输入第二启动信号；第七薄膜晶体管，其栅极连接第一节点，源极和漏极分别连接第四节点和恒压低电位；第六薄膜晶体管，其栅极连接第四节点，源极和漏极分别连接第一节点和恒压低电位；第五薄膜晶体管，其栅极连接第一恒压高电位，源极和漏极分别连接第一节点和第二节点；第八薄膜晶体管，其栅极输入第一时钟信号，源极和漏极分别连接第四节点和第一恒压高电位；第九薄膜晶体管，其栅极输入第一控制信号，源极和漏极分别连接第三节点和输入第二时钟信号；第十薄膜晶体管，其栅极输入第二控制信号，源极和漏极分别连接第三节点和第二恒压高电位；第二薄膜晶体管，其栅极连接第二节点，源极和漏极分别连接第n级GOA电路单元的信号输出点和第三节点；第一电容，其两端分别连接第二节点和第n级GOA电路单元的信号输出点；第四薄膜晶体管，其栅极连接第四节点，源极和漏极分别连接第n级GOA电路单元的信号输出点和恒压低电位；第二电容，其两端分别连接第四节点和恒压低电位；当第一控制信号为高电平时，第二控制信号为低电平；当第一控制信号为高电平时，第二控制信号为低电平。其中，该第二恒压高电位的电压小于第一恒压高电位的电压。其中，通过调整该第二恒压高电位所对应的电压来调整消角电压。其中，通过调整该第一控制信号与第二控制信号所对应的时间关系来调整消角时间。其中，该第一时钟信号和第二时钟信号为占空比为0.25的矩形波，该第一时钟信号和第二时钟信号的相位相差四分之一周期。其中，对于首端两级GOA电路单元，正向扫描开始时，该第一薄膜晶体管的栅极输入高电平信号作为该第一启动信号。其中，对于末端两级GOA电路单元，反向扫描开始时，该第三薄膜晶体管的栅极输入高电平信号作为该第二启动信号。其中，其为LTPS面板的GOA电路。其中，其为OLED面板的GOA电路。综上，本文档来自技高网...

【技术保护点】
一种GOA电路，其特征在于，包括级联的多个GOA电路单元，其中，设n为大于0的自然数，第n级GOA电路单元包括：第一薄膜晶体管(T1)，其源极和漏极分别连接第一节点(Hn)和输入正向扫描控制信号(U2D)，当第n级非为首端两级时，其栅极连接第n‑2级GOA电路单元的信号输出点(Gn‑2)，否则其栅极输入第一启动信号；第三薄膜晶体管(T3)，其源极和漏极分别连接第一节点(Hn)和输入反向扫描控制信号(D2U)，当第n级非为末端两级时，其栅极连接第n+2级GOA电路单元的信号输出点(Gn+2)，否则其栅极输入第二启动信号；第七薄膜晶体管(T7)，其栅极连接第一节点(Hn)，源极和漏极分别连接第四节点(Pn)和恒压低电位(VGL)；第六薄膜晶体管(T6)，其栅极连接第四节点(Pn)，源极和漏极分别连接第一节点(Hn)和恒压低电位(VGL)；第五薄膜晶体管(T5)，其栅极连接第一恒压高电位(VGH)，源极和漏极分别连接第一节点(Hn)和第二节点(Qn)；第八薄膜晶体管(T8)，其栅极输入第一时钟信号(CKV4)，源极和漏极分别连接第四节点(Pn)和第一恒压高电位(VGH)；第九薄膜晶体管(T9)，其栅极输入第一控制信号(Select1)，源极和漏极分别连接第三节点(Mn)和输入第二时钟信号(CKV2)；第十薄膜晶体管(T10)，其栅极输入第二控制信号(Select2)，源极和漏极分别连接第三节点(Mn)和第二恒压高电位(Vgh1)；第二薄膜晶体管(T2)，其栅极连接第二节点(Qn)，源极和漏极分别连接第n级GOA电路单元的信号输出点(Gn)和第三节点(Mn)；第一电容(C1)，其两端分别连接第二节点(Qn)和第n级GOA电路单元的信号输出点(Gn)；第四薄膜晶体管(T4)，其栅极连接第四节点(Pn)，源极和漏极分别连接第n级GOA电路单元的信号输出点(Gn)和恒压低电位(VGL)；第二电容(C2)，其两端分别连接第四节点(Pn)和恒压低电位(VGL)；工作中，当第一控制信号(Select1)为高电平时，第二控制信号(Select2)为低电平；当第一控制信号(Select1)为高电平时，第二控制信号(Select2)为低电平。...

【技术特征摘要】
1.一种GOA电路，其特征在于，包括级联的多个GOA电路单元，其中，设n为大于0的自然数，第n级GOA电路单元包括：第一薄膜晶体管(T1)，其源极和漏极分别连接第一节点(Hn)和输入正向扫描控制信号(U2D)，当第n级非为首端两级时，其栅极连接第n-2级GOA电路单元的信号输出点(Gn-2)，否则其栅极输入第一启动信号；第三薄膜晶体管(T3)，其源极和漏极分别连接第一节点(Hn)和输入反向扫描控制信号(D2U)，当第n级非为末端两级时，其栅极连接第n+2级GOA电路单元的信号输出点(Gn+2)，否则其栅极输入第二启动信号；第七薄膜晶体管(T7)，其栅极连接第一节点(Hn)，源极和漏极分别连接第四节点(Pn)和恒压低电位(VGL)；第六薄膜晶体管(T6)，其栅极连接第四节点(Pn)，源极和漏极分别连接第一节点(Hn)和恒压低电位(VGL)；第五薄膜晶体管(T5)，其栅极连接第一恒压高电位(VGH)，源极和漏极分别连接第一节点(Hn)和第二节点(Qn)；第八薄膜晶体管(T8)，其栅极输入第一时钟信号(CKV4)，源极和漏极分别连接第四节点(Pn)和第一恒压高电位(VGH)；第九薄膜晶体管(T9)，其栅极输入第一控制信号(Select1)，源极和漏极分别连接第三节点(Mn)和输入第二时钟信号(CKV2)；第十薄膜晶体管(T10)，其栅极输入第二控制信号(Select2)，源极和漏极分别连接第三节点(Mn)和第二恒压高电位(Vgh1)；第二薄膜晶体管(T2)，其栅极连接第二节点(Qn)，源极和漏极分别连接第n级GOA电路单元的信号输出点(Gn)和第三节点(Mn)；第一电容(C1)，其两端分别连接第二节点(Qn)和第n级GOA电路...

【专利技术属性】
技术研发人员：李亚锋，
申请(专利权)人：武汉华星光电技术有限公司，
类型：发明
国别省市：湖北,42